

UNIVERSIDAD DE EL SALVADOR

Facultad de Ingeniería y Arquitectura
Escuela de Ingeniería Eléctrica

T-UEs

1502

G 216 d

1992

Ej. 2



"Diseño Electrónico y Construcción del Laboratorio de Idiomas de la Escuela Centroamericana de Adiestramiento Aeronáutico (COCESNA / ECAA)"

Trabajo de Graduación Presentado por:

**JOSE ULISES GARCIA ROJAS
JOSE EMILIO VANEGAS FONSECA**

151012 SC

151012 SC

Para Optar al Título de:

INGENIERO ELECTRICISTA

Noviembre 1992



San Salvador,

El Salvador,

Centro América.

U.E.S BIBLIOTECA
INGENIERIA Y ARQUITECTURA



Inventario: 15101256

UNIVERSIDAD DE EL SALVADOR

RECTOR:

DR. FABIO CASTILLO FIGUEROA

SECRETARIO GENERAL:

LIC. MIRNA ANTONIETA PERLA DE ANAYA

FACULTAD DE INGENIERIA Y ARQUITECTURA

DECANO:

ING. JUAN JESUS SANCHEZ SALAZAR

SECRETARIO:

ING. JOSE RIGOBERTO MURILLO CAMPOS

ESCUELA DE INGENIERIA ELECTRICA

DIRECTOR:

ING. RICARDO ERNESTO CORTEZ

UNIVERSIDAD DE EL SALVADOR
FACULTAD DE INGENIERIA Y ARQUITECTURA
ESCUELA DE INGENIERIA ELECTRICA

TRABAJO DE GRADUACION PREVIO A LA OPCION AL GRADO DE:
INGENIERO ELECTRICISTA

TITULO: "DISEÑO ELECTRONICO Y CONSTRUCCION DEL LABORATORIO DE
IDIOMAS DE LA ESCUELA CENTROAMERICANA DE ADiestramiento
AERONAUTICO (COCESNA/ECAA)"

PRESENTADO POR: JOSE ULISES GARCIA ROJAS
JOSE EMILIO VANEGAS FONSECA

TRABAJO DE GRADUACION APROBADO POR:

COORDINADOR:

ING. RICARDO ERNESTO CORTEZ

ASESOR:

ING. JESUS FELIX MARTINEZ

ASESOR:

ING. JULIO SALVADOR MIXCO ZETINO

ASESOR:


ING. OSBALDO CAMPOS

SAN SALVADOR, NOVIEMBRE DE 1992

ACTA DE CONSTANCIA DE NOTA Y DEFENSA FINAL.

En esta fecha, 3 de Noviembre de 1982, en el local de Sala de Lectura de la Escuela de Ingeniería Eléctrica a las 14 horas, con la presencia de las siguientes autoridades de la Escuela de Ingeniería Eléctrica de la Universidad de El Salvador:


- 1- Ing. Ricardo E. Cortez
Director de la E.I.E.
- 2- Ing. Jorge A. Galdámez
Secretario E.I.E.
- 3- _____

Firma


H. Galdámez

Y con el Honorable Jurado de evaluación integrado por las personas siguientes:

- 1- Ing. Dora Deysi Meléndez de Ochoa
- 2- Ing. Edgar Ernesto Hernández Parada
- 3- Ing. Jesús Félix Martínez
- 4- Ing. José Humberto Shul Flores
- 5- Ing. Julio Salvador Mixco
- 6- Ing. Osbaldo A. Campos


En la parte superior se observan los nombres y fechas de los miembros del jurado: Dora Deysi Meléndez de Ochoa, Edgar Ernesto Hernández Parada, Jesús Félix Martínez, José Humberto Shul Flores, Julio Salvador Mixco y Osbaldo A. Campos. A continuación, se observan sus firmas.

Se efectuó la defensa final reglamentaria del Trabajo de Graduación: "DISEÑO ELECTRÓNICO Y CONSTRUCCIÓN DEL LABORATORIO DE IDIOMAS DE LA ESCUELA CENTROAMERICANA DE ADiestramiento AERONAUTICO (COCESNA/ECAA)"

a cargo del (los) Br(es): José Emilio Vanegas Fonseca y José Ulises García Rojas.

Habiendo obtenido el presente trabajo una nota final, global de 8.4,
Ocho punto Cuatro.

DEDICATORIA

Deseo expresar mis agradecimientos a:

- A mi TODOPODEROSO PADRE CELESTIAL, que en su infinito amor me ha dado la vida y me ha concedido conocerle. Mis pensamientos y palabras quedan muy cortos a cuanto deseo manifestar, porque es y será siempre mi asesor, expreso en este trabajo la honra y la gloria a su nombre por JESUS mi Salvador.
- A JOSE GARCIA HERNANDEZ, JULIA ROJAS DE GARCIA, mis padres que en todo momento me apoyaron, y sus esfuerzos para que coronara esta carrera no han sido en vano. Deseo que DIOS ETERNO los bendiga y los guarde por siempre.
- A CARLOS ALBERTO y JULIA IRMA, mis hermanos que aún estando lejos, sé que me han deseado siempre lo mejor, ruego a DIOS que los proteja por siempre.
- A SANDRA LORENA, a quien en los momentos cuando mi fe fallaba, el ESPIRITU DE DIOS actuó en ella y me dió consuelo para cobrar nuevos ánimos y seguir adelante. EL ETERNO la guíe por siempre.
- A mis SOBRINOS, quienes en muchas ocasiones indirectamente colaboraron en mis estudios. Les deseo lo mejor que pueda darles EL PADRE.
- A COCESNA, porque fue la empresa que nos financió en gran parte este trabajo. DIOS los bendiga.
- A EMILIO VANEGRAS, que fue mi compañero en este trabajo, con quien pasamos momentos difíciles, pero el fruto de nuestra constancia es manifiesto al terminar este trabajo. Deseo que DIOS lo guarde.
- A demás. FAMILIARES Y AMIGOS, que me han apoyado a lo largo de mi vida, que DIOS los guarde es mi deseo.

JOSE ULISES

DEDICATORIA

El presente Trabajo de Graduación lo dedico a todos las personas que me ayudaron a llevarlo a un feliz término, en especial:

- A DIOS TODOPODEROSO. por iluminar mi mente y por darme vida a mi y a mis seres queridos.

- A MIS PADRES: JOSE MISAEL VANEGAS RIVAS Y MELIDA LUZ FDNSECA DE VANEGAS. por que sin su apoyo moral y económico no hubiera sido imposible haber terminado mis estudios superiores, y que en los momentos difíciles fueron los primeros en brindarme todo tipo de apoyo, a ellos en especial dedico este triunfo.

- A MIS HERMANOS: JOSE MISAEL, MARINA LUZ, ANA MARITZA Y SANDRA BEATRIZ. por que su apoyo moral fué herramienta clave para mi triunfo.

- A MIS SOBRINOS: JOSE MANUEL, RODRIGO, CARLOS DAGOBERTO, JAVIER EDUARDO, JOSE MISAEL, ANA MAYTE, FLORENCE Y ALEJANDRA. por haber pasado momentos agradables de mi vida y a los cuales les deseo triunfos en sus estudios.

- A MIS FAMILIARES. en especial a mis tíos BLANCA INES y MARIA ALICIA por su constante preocupación por mi bienestar y a quienes les deseo muchas bendiciones.

- A MIS COMPAÑEROS Y AMIGOS. en especial a ULISES GARCIA ROJAS por su apoyo moral y académico, con quien en los momentos difíciles del transcurso del Trabajo de Graduación, fué el primero en no perder la paciencia y darme confianza en esos momentos de flaqueza. A él le deseo lo mejor y que DIOS lo bendiga.

JOSE EMILIO

PREFACIO

El objetivo del presente Trabajo de Graduación consiste en el diseño, electrónico y construcción del Laboratorio de Idiomas de la Escuela Centroamericana de Adiestramiento Aeronáutico (COCESNA/ECAA).

Su justificación es debida a la necesidad de que la mayoría de empresas como COCESNA tienen la obligación de instruir a sus empleados en el conocimiento de algún idioma en particular, para lo cual recurren en gastos excesivos en lo que respecta al pago de una institución encargada de Idiomas y que cuente con un sistema de Intercomunicación entre el instructor y los instruidos. Por lo cual es aquí donde el presente trabajo juega un papel importante.

Los alcances planteados del trabajo comprenden el diseño y construcción del circuito intercomunicador ha utilizar en el Laboratorio de Idiomas, los cuales fueron alcanzados, además se incluye un circuito que hace más óptimo el funcionamiento de la Etapa de Control y por ende de todo el sistema.

La técnica con la que se realizó el diseño es completamente electrónica, destacándose que el circuito de la Etapa de Control es completamente digital, la cual está gobernada totalmente por switches analógicos, y la Etapa de Audio o Amplificación es completamente analógica.

El sistema Intercomunicador fue instalado en un gabinete en el cual se indican cada uno de los controles para que pueda ser utilizado formalmente tanto en COCESNA como en la Escuela de Ingeniería Eléctrica.

RESUMEN DEL TRABAJO

El presente Trabajo tiene el objetivo de cubrir una necesidad pedagógica en la empresa COCESNA/ECAA, ya que en ella se adiestra continuamente al personal, y por ello como proyección social de la Universidad se realiza este trabajo.

En este documento se presenta la alternativa de construcción de un Laboratorio de Idiomas, que cubra la necesidad anteriormente expuesta.

La exposición del Trabajo inicia explicando lo que es un Laboratorio de Idiomas, como resultado de la compilación de la investigación en distintas instituciones visitadas, y posteriormente explicando la mejor filosofía de funcionamiento que se adapta a las necesidades de COCESNA, todo esto se expone de la forma más breve posible en el Capítulo I.

Posteriormente en el Capítulo II, se considera en detalle el diseño electrónico de las tabletas que le dan vida al Laboratorio. El diseño se divide en tres partes, siendo ellas: Etapa de Control, Etapa de Audio y Fuente de Alimentación, para cada etapa se justifican los elementos que justifican los elementos que componen cada una de ellas.

Luego, se concluye la explicación de la implementación del Laboratorio incluyendo en el Capítulo III, el relato de como se han construido las tabletas, es decir, el proceso de construcción, así como, también se incluye la explicación de las distintas interconexiones entre las tabletas construidas.

Finaliza el documento con la inclusión, en los anexos, de las especificaciones técnicas de los dispositivos utilizados.

TABLA DE CONTENIDOS

	PAGINA
CAPITULO I	1
1. Laboratorio de Idiomas	1
1.1. Filosofia de Funcionamiento del Laboratorio	1
Conclusiones	10
 CAPITULO II	 11
2. Análisis y Diseño de un Circuito de Intercomunicación para un Laboratorio de Idiomas.....	11
2.1. Etapa de Control o Comutación Digital	11
2.1.1. Análisis y Diseño de Etapa de Control o Comutación Digital	12
2.1.1.1. Sub-etapa de Comutación	13
2.1.1.2. Sub-etapa de Accionamiento	16
2.1.2. Dispositivos de Interrupción	23
2.1.3. Modo de Operacion	24
2.1.3.1. Función Lógica de NIVEL I	24
2.1.3.2. Función Lógica de NIVEL IV	26
2.2. Etapa de Audio	27
2.2.1. Generalidades	27
2.2.2. Niveles de Transmisión	28
2.2.3. Generalidades sobre los Micrófonos	29
2.2.4. Generalidades sobre Audífonos	30
2.2.5. Líneas de Transmisión	31
2.2.6. Etapa Electrónica	33
2.2.6.1. Red de Adelanto	36
2.2.6.2. Red de Atrazo	37
2.2.7. Realimentación	37
2.2.7.1. Realimentación Inversora	38
2.2.7.2. Realimentación no Inversora	41
2.2.8. Ganancia de Bucle	42
2.2.9. Respuesta de Frecuencia de un Amplificador Realimentado	42
2.2.10. Oscilaciones.....	43
2.2.10.1. Capacitor de Paso en la Fuente de Alimentación	46
2.2.11. Diseño del Preamplificador Sumador	46
2.2.11.1. Descripción Circuital del LM381	47
2.2.12. Diseño del Amplificador	53
2.2.13. Sub-etapa de Grabación en Cabina	58
2.3. Diseño de Fuente de Alimentación	60
2.3.1. Filtro de Entrada para Fuente de +5V	61
2.3.2. Regulador de Voltaje	63
2.3.3. Transformador	64

Conclusiones	66
Referencias Bibliográficas	67
CAPITULO III	69
3. Fabricación de los Circuitos Impresos a utilizar en el Laboratorio de Idiomas	69
3.1. Justificación de la Distribución de las Tabletas Impresas	69
3.1.1. Criterios de Diseño para la Elaboración del Circuito Impreso de la Tableta que controla un Grupo de 3 Alumnos	70
3.1.2. Criterios de Diseño para la Elaboración del Circuito Impreso de la Tableta que controla las Señales (Control y Audio) que van hacia el Instructor	74
3.1.3. Técnica Utilizada para la Fabricación de los Circuitos Impresos	80
Conclusiones	82
Conclusiones y Recomendaciones Generales	83
Anexo 1. Especificaciones Técnicas de los Componentes Utilizados	85
Anexo 2. Diagrama de bloques del Laboratorio de Idiomas	130
Anexo 3. Cálculo de R_o para Etapa de Comutación	132
Anexo 4. Diagramas Circuitales Generales del Laboratorio de Idiomas	134

CAPITULO I

LABORATORIO DE IDIOMAS.

Introducción.

En este capítulo se trata de dar a conocer en primer lugar la filosofía de funcionamiento del Laboratorio de Idiomas, que no es más que aquella idea que se tiene proyectada que realice el laboratorio. Para ello se hicieron visitas a instituciones que en su interior cuentan con este tipo de laboratorios, entre las cuales podemos mencionar el Centro Cultural Salvadoreño, Incatel, Fuerza Aérea de El Salvador, etc.

Para una mejor comprensión de ello, se muestra una tabla de verdad de la lógica del laboratorio, la cual en una forma detenida explica la función de cada uno de los botones que en la consola del instructor existen y que él manipulará a su conveniencia. Al final se detalla un ejemplo general referido a una situación operativa real de control.

1.1. Filosofía de funcionamiento del laboratorio.

La filosofía de funcionamiento del laboratorio es de la siguiente manera:

En un primer instante el instructor tiene la opción de colocar uno o más cassettes, con grabaciones diferentes ya que en su consola se encuentran las grabadoras necesarias, con el objeto de mostrar grabaciones diferentes, dividiéndolas en grupos de alumnos a deseño del instructor, llamando a los programas A, B, C, etc.

Para el presente diseño el sistema contendrá 2 grabadoras (Programas A y B), los cuales pueden estar trabajando simultáneamente. En cada una de las cabinas donde estarán ubicados los alumnos tendrán para uso personal un Headset ¹ y una grabadora.

1.- Dispositivo transductor, compuesto de Audífono y Micrófono incorporado.

Cuando todos los alumnos están escuchando el programa respectivo que le corresponde, el instructor pude oír a un alumno por vez a su voluntad con solo apretar un PUSH - BOTTON, con el objeto de corroborar la pronunciación de dicho alumno, los alumnos solamente oyen el programa y atienden las indicaciones que se proporcionan en el programa. Si en algun momento respectivo el instructor desea comunicarse con algun alumno, con el objeto de corregirle, o cualquier otra índole, tiene la opción de interrumpirle el programa e intercomunicarse con dicho alumno, mientras los demás continúan normalmente escuchando su programa respectivo sin interrumpirse la señal.

Los alumnos no pueden intercomunicarse con el instructor mientras dicho instructor no lo deseé, sin embargo los alumnos tienen una opción de solicitar intercomunicación al apretar un botón del tipo PUSH - BOTTON SPST con acción OFF - (ON) «2», colocado en su cabina, que dará una señal encendiendo un foquito (LED), en la primera fila de la consola del instructor (fig. 1.1), que se apagará hasta que el instructor active la intercomunicación con dicho alumno, lo cual se logra presionando el PUSH - BOTTON respectivo en el NIVEL 1.

La consola del instructor luce tal como lo muestra la figura 1.1. Como se observa en la segunda fila aparecen 15 botones en total (uno por cabina) del tipo PUSH - BOTTON SPST con acción OFF - (ON) «2» a los que se les ha llamado NIVEL I, los cuales sirven para activar la intercomunicación con un módulo o cabina en particular.

En el botón marcado con la letra T (mismo tipo que los del NIVEL I) no se acciona ninguna intercomunicación y es el estado en el cual todos los alumnos pueden escuchar uno de los dos programas grabados (A o B) con que cuenta el laboratorio. El instructor puede escuchar a cualquiera de los alumnos pero no comunicarse con ellos, con el objeto de corroborar algo relativo a lo que diga el alumno en particular.

Para esta opción, la de escuchar, se han colocado una serie de botones (15) en la tercera fila llamándolos NIVEL II (Nivel Espía), los cuales son botones del mismo tipo que los anteriores.

2.- Botón del tipo SPST (Un Pelo - Un Tiro), si cuál normalmente se encuentra abierto OFF, pero al ser presionado "momentáneamente" se cierra ON, es decir que al dejar de ser presionado se encuentra en OFF. Su acción es identificada en manuales como OFF - (ON).




Figura 1.1. Panel de Control.

Los botones que aparecen en la siguiente fila se les conoce con el nombre de NIVEL III, los cuales son del tipo PUSH - BOTTON DPST con acción ON - ON ⁽³⁾, y sirven para decidir el programa que escuchará el alumno, si el botón está apretado escuchará el programa B, si no está apretado escuchará el programa A. Con esto último se concluye que el alumno escuchará automáticamente el programa A en el momento que el instructor presione el botón T.

Existe la posibilidad de formar grupos de intercomunicación entre tres módulos o cabinas, siempre a la voluntad del instructor. Esta opción es para poner en práctica los conocimientos adquiridos de cada uno de los alumnos. Cuando el instructor active esta opción, la intercomunicación se desarrollará sólo entre los alumnos (3 alumnos), y lo que uno hable los otros dos lo escucharán.

En este momento, los alumnos no pueden escuchar los programas de la consola del instructor; pero el instructor, en primer lugar, puede escuchar lo que hablan con solo presionar el botón respectivo del alumno en el NIVEL II, y en segundo lugar hablar con uno de los tres alumnos que conforman un grupo en particular (I, II,..., V), con solo presionar el botón del grupo respectivo en el NIVEL IV, es decir, el instructor desintegra el grupo, y a continuación presiona el botón del NIVEL I que corresponde a la cabina que ocupa el alumno con el cual se desea intercomunicar. Este procedimiento sólamente lo puede realizar el instructor, alumno por alumno. Para el presente laboratorio sólamente existen 15 módulos o cabinas, con los cuales se pueden formar cinco grupos de tres módulos cada uno y además son fijos, como se muestra en la fig.1.2.

Estas opciones se realizan al apretar uno de los cinco (5) botones del tipo PUSH - BOTTON DPDT con acción OFF - ON ⁽²⁾, que se encuentran en el NIVEL IV, mientras no se apriete funcionará como en las opciones anteriormente detalladas. El botón marcado con la letra S, no es más que un botón del tipo PUSH - BOTTON SPST con acción OFF- ON ⁽⁴⁾, el cual tiene

3.- Botón del tipo DPDT (Dos Polos - Dos Tiros), el cual dejará pasar sólamente una de las dos señales de entrada que controla, ya que normalmente dejará pasar la primera señal ON y si es presionado pasará la segunda señal ON. Su acción es identificada en manuales como ON - ON.

4.- Botón del tipo SPST (Un Polo - Un Tiro), el cual normalmente se encuentra abierto OFF, pero al ser presionado se cierra ON. Su acción es identificada en manuales como OFF - ON.

GRUPO	CABINA
I	1, 2, 3
II	4, 5, 6
III	7, 8, 9
IV	10, 11, 12
V	13, 14, 15

Figura 1.2 Distribución de las cabinas por grupo.

como objetivo realizar una comunicación unilateral (Transmisión), es decir, el instructor dará las instrucciones al mismo tiempo a los 15 alumnos posicionados en sus respectivas cabinas de como se llevará a cabo la sesión de clase.

A continuación se presenta la jerarquía de cada uno de los botones que conforman el Panel de Control:

1.- Encender el panel de Control con solamente presionar el botón "P", el cual es del tipo común, su única función es la de apagar y encender.

2.- Alimentar cada una de las cabinas con los botones P1, P2, P3,..., P15 del mismo tipo que el botón "P".

3.- Presionar el botón "S", y el instructor estará en capacidad de dar indicaciones a los 15 alumnos, de como se llevará a cabo la clase.

4.- Presionar el botón "T", y todos los alumnos escucharán automáticamente uno de los dos programas grabados con que cuenta el laboratorio, es decir el programa denominado A. La selección del programa A o B estará a cargo del NIVEL III y dependerá de la situación (Básico o Avanzado) en que se encuentre el alumno en lo que respecta al idioma impartido, por ejemplo:

Programa A : Situación Básica o Principiante.

Programa B : Situación Avanzada.

De aquí en adelante, la jerarquía de los restantes niveles dependerá de lo que el instructor desea realizar. A continuación se presenta una especie de ejemplo de la jerarquía que el instructor estime conveniente, para ello se tomará como ejemplo al alumno que ocupa la cabina 1:

El instructor escucha al alumno que ocupa la cabina 1, sin que él se dé cuenta, el cual se encuentra escuchando uno de los dos programas grabados que se mencionaron anteriormente, esta acción, la de escuchar, sólamente se realiza con mantener presionado en el NIVEL II el botón 1, enseguida el instructor se percata de que el alumno está fallando en su pronunciación

y decide presionar en el NIVEL I el botón 1, automáticamente se interrumpe la grabación que escucha el alumno e inmediatamente, se presenta una comunicación directa o intercomunicación con el alumno 1, sin interrumpir lo que realizan los restantes alumnos. Cuando el instructor ha terminado de dar las indicaciones respectivas al alumno que ocupa la cabina 1, se le ordena presionando el botón "T" seguir con el programa respectivo que estaba escuchando en el momento que el instructor detecta error en su pronunciación.

La opción de poder establecer comunicación entre el alumno 1 y el instructor, también puede ser solicitada por el mismo alumno, por medio de un botón que se encuentra en su cabina, el cual al ser presionado activará una luz roja (LED) en el panel de control, con lo que el instructor está en pleno conocimiento de que el alumno que ocupa la cabina 1 desea intercomunicarse con él. Cada uno de los 15 alumnos cuentan en su cabina con un botón para solicitar intercomunicación y en el panel de control se encuentran 15 Diodos LED Rojos, uno por cabina, para que el instructor pueda visualizar, qué alumno desea comunicarse con él.

Si el instructor quisiera formar grupos entre los alumnos, el panel de control cuenta con cinco botones en el NIVEL IV, los cuales puede presionar según su conveniencia. Para el caso que desee que los alumnos 1, 2 y 3 formen grupo, el botón marcado con el número romano I al ser presionado los agrupará,

llamándole así Grupo I. Como se dijo anteriormente, los grupos son fijos.

En este caso, el instructor también puede espiar a un alumno en particular con sólo mantener presionado el botón respectivo del alumno en el NIVEL II.

La tabla de verdad resumida del control de funcionamiento del Laboratorio de Idiomas se muestra en la Tabla 1.I, la cual ha sido dividida en dos partes Tabla 1.Ia y Tabla 1.Ib. La tabla 1.Ia presenta la lógica que se espera que hagan los botones S, T, NIVEL I y NIVEL IV, es decir, algunos botones que el instructor tiene a su alcance en el panel de control, llamándosele lógica de entrada. En esta tabla sólamente aparecen especificados estos botones, por ser los de mayor importancia y utilidad.

La Tabla 1.Ib, muestra el resultado esperado al ser presionados los botones detallados en la Tabla 1.Ia, llamándosele a ello lógica de salida. Como se puede observar en ella, aparecen distintas abreviaciones, como por ejemplo GRA, INT, TRA y GRU, que detallaremos a continuación:

GRA: Representa el estado en el cual los alumnos escuchan el programa de la grabadora (A o B), en el momento que el instructor presiona el botón "T", «».

INT: Representa el estado en que existe una intercomunicación entre el instructor y un alumno en particular, es decir, el instructor presiona el botón respectivo del alumno en el NIVEL I.

TRA: Es el estado en el cual el instructor decide transmitirles cierta información a los alumnos en su totalidad, es decir a los 15 alumnos simultáneamente, lo cual se logra presionando el botón marcado con la letra S.

GRU: El estado en el cual el instructor ha decidido formar grupos fijos de 3 alumnos cada uno, con sólo presionar el botón respectivo del grupo en el NIVEL IV.

B.- En el momento que el instructor presiona el botón "T", todos los alumnos escucharán automáticamente la grabadora A; y si por alguna razón (Nivel Avanzado), algún(s) alumno(s) obligatoriamente deberá(n) escuchar el programa de la grabadora B, el instructor deberá presionar en el NIVEL III los botones respectivos.

Tabla 1.1a. Tabla de verificación lógica del sistema (ENTRADA).

Tabla 1.1b. Tabla de Verdad de la lógica del Sistema (SALIDA).

SALIDA														
MESA-1	MESA-2	MESA-3	MESA-4	MESA-5	MESA-6	MESA-7	MESA-8	MESA-9	MESA 10	MESA 11	MESA 12	MESA 13	MESA 14	MESA 15
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

* La Cabina del Alumno puede estar Commutada por cualquiera de los Botones restantes (Niveles 1, 2 y 3, S y T).

CONCLUSIONES

- Este capítulo muestra la esencia de lo observado en las visitas, hechas a las distintas instituciones mencionadas anteriormente, es decir, de la información recopilada en ellas se ha adaptado a las necesidades que COCESNA/ECAA requiere, con el objeto de optimizar la enseñanza de un idioma en particular.
- La filosofía del Laboratorio de Idiomas se unifica básicamente en cuatro aspectos: Alumno(s) escuchando un programa grabado, Instructor transmitiendo cierta información a todos los alumnos, Instructor comunicándose con un alumno en particular y Formación de grupos de Alumnos.
- Lo anterior resume lo elemental y necesario, que debe poseer un Laboratorio de Idiomas completamente equipado, comprendiéndose que con lo redactado se puede llegar a entender la filosofía de cualquier Laboratorio de Idiomas.

CAPITULO II

ANALISIS Y DISEÑO DE UN CIRCUITO DE INTERCOMUNICACION PARA UN LABORATORIO DE IDIOMAS.

Introducción.

En el desarrollo de este Capítulo, se diseñan las distintas partes que componen el Laboratorio de Idiomas, específicamente se divide en tres partes esenciales, ya saber: Etapa de Control, Etapa de Audio y Fuente de Alimentación. Cada una de estas etapas es discutida con detalle, en las cuales se especifica cada uno de sus componentes.

El orden en que se analizan es el relativo a la importancia de cada una de ellas, tomando como parámetro la comprensión en el desarrollo del diseño, así se considera primordial considerar la Etapa de Control, para poder complementar la explicación de la filosofía de funcionamiento del Laboratorio.

Cabe mencionar que una parte de esta etapa no se construyó, ya que es una propuesta de sustitución de un Circuito Integrado, que no se pudo encontrar en el mercado, dicha Sub-etapa es la de Comutación y corresponde al manejo automático digital de la conmutación de las distintas funciones que realiza el Laboratorio.

Posteriormente a la Etapa de Control, se analiza la Etapa de Audio, además de explicar el porque se escoge cada uno de los componentes, se discuten ciertos parámetros esenciales para poder desarrollar el diseño de una etapa de Audio.

Al final del capítulo se muestra el diseño de la Fuente de Alimentación, mostrando paso a paso los criterios para la selección de cada uno de sus componentes. En lo que respecta al Análisis y Diseño del circuito intercomunicador ha sido utilizado en un Laboratorio de Idiomas, se ha estructurado a manera de bloques como puede observarse en el anexo 2.

2.1. Etapa de Control o Comutación Digital.

La Etapa de Control Digital, se encarga de realizar funciones específicas, las cuales se enumeran en las que se realizan en

primera instancia los dispositivos conmutadores. Estos dispositivos adoptan los distintos tipos de líneas a las vías de conmutación, estas a su vez efectúan las interconexiones necesarias, dependiendo de la instrucción de entrada accionada, ya sea en el panel de control por medio del instructor o a través de los alumnos / en cada uno de sus cabinas (botón de señalización).

2.1.1. Análisis y Diseño de Etapa de Control o Conmutación Digital.

El análisis y diseño de esta etapa depende de lo que se quiere que realice el sistema, para ello se debe de tener claro la filosofía de funcionamiento, para poder convertirlo en una realidad. El presente estudio se realizará en base a tres cabinas, es decir sólamente para un grupo.

Como se puede observar en el diagrama general del circuito de intercomunicación a utilizar en el presente Laboratorio de Idiomas (ver anexo 4), la etapa de control la constituyen una serie de dispositivos, entre los cuales se encuentran los que se detallan a continuación:

- 2 Codificadores de 8 a 3, 74148.
- 1 Compuerta NAND, Cuádruple de 2 entradas cada una 7400.
- 1 Biestable Enclavador (Latch), de 4 bits, 7475.
- 1 Decodificador 4 a 16, 4514.
- 1 Compuerta OR triple de 3 entradas cada una 4075.
- 2 Inversoras HEX 4069.
- 1 Buffer Inversor HEX 4049.
- 2 Flip - Flop tipo "JK", dobles 7473.
- 6 switches Analógicos, Quad 4066.

Además, existen dispositivos semiconductores de estado sólido como por ejemplo, Diodos LEDs, Resistores, Capacitores, etc, los cuales al igual que las anteriores se detallarán haciendo énfasis en su función eléctrica.

La validez de la toma de decisión de la etapa de control o conmutación dependerá del accionamiento de una serie de botones. Para tener una mejor idea del objetivo de cada uno de estos botones se recomienda analizar detenidamente la filosofía de funcionamiento detallada en el Capítulo 1.

La etapa de Control del Laboratorio de Idiomas tiene la opción de formar grupos de intercomunicación, estos grupos estarán formados por 3 alumnos, es decir, ya que este Laboratorio tendrá una capacidad de 15 alumnos se formarán 5 grupos de 3

alumnos cada uno (GRUPO I, GRUPO II, ..., GRUPO V), ver figura 2.1.

Sub-Etapa de Accionamiento

Sub-Etapa de Comutador




Figura 2.1. Diagrama de Bloques de Etapa de Control.

En base a la característica de formar grupos, la etapa de Control se divide en 2 sub-etapas, así:

- 1.- Sub-etapa de Comutador.
- 2.- Sub-etapa de Accionamiento.

A continuación, se analizarán detenidamente cada una de estas sub-etapas, poniendo especial cuidado en la selección de los dispositivos que forman parte integral en ellos.

2.1.1.1. Sub-etapa de conmutación.

El conmutador no es más que aquella parte del sistema que se encarga de transmitir ciertas instrucciones por una de entre las N líneas de entrada y enviar el dato a un canal de

información único. Luego esta instrucción o número son transmitidos mediante niveles binarios o trenes de impulso a una determinada linea, elegida mediante un seleccionador de entre las N líneas existentes.

Siendo lo anterior lo que es en forma general un conmutador, se analizará el diseño electrónico de la sub-etapa de conmutador que aparece en la figura 2.2. Como se puede observar, ésta sub-etapa se encuentra constituida por dispositivos digitales que controla de manera directa el NIVEL I y el botón T, siendo estos dispositivos los siguientes: codificadores de 8 a 3 de la serie 74148, compuertas NAND 7400, Biestable Enclavador (Latch), de 4 bits 7475 y decodificadores de 4 a 16 de la serie 4514.

En la figura 2.2 se muestra el circuito encargado de codificar la selección de cualquiera de los 16 pulsadores o botones del NIVEL I y botón T (que son del tipo SPST y con una acción momentánea OFF-ON), de S₀ a S₁₅, en un número binario (en sus salidas de Y₀ a Y₃) correspondiente a la ubicación de la entrada que ha sido activada. Este número se mantiene en la salida aún cuando se ha dejado de presionar el pulsador o botón, hasta que otro sea presionado.

Esencialmente el circuito está formado, en primer lugar por dos codificadores de 8 a 3 (74148; A y B, Ver Anexo 1), que en combinación con las compuertas NAND 7400 (Ver Anexo 1), componen en sí un codificador de 16 a 8 que es la función que se quiere implementar. Ambos chips son jerárquicos, es decir, que si es seleccionada más de una entrada los chips presentarán el código binario de la entrada de mayor prioridad. La entrada S₀ posee el nivel más alto de prioridad y S₁₅ el menor.

Cuando es activada la entrada ENABLE es habilitado el chip 74148(B) y, a través de su salida E₀, también el chip 74148(A). La salida E₀ forma parte de la circuitería de prioridad, así cuando es activada cualquiera de las entradas de S₀ a S₁₅, asegurándose que las entradas de S₀ a S₇ no estén conmutadas previniendo de esta manera que se produzca una salida errónea a través de las compuertas NAND 7400. Además E₀ forma parte de la codificación binaria de la entrada.

El chip 7475 (Ver Anexo 1) está formado por cuatro circuitos enclavadores (LATCH) de un bit cada uno, y es el encargado de mantener la salida cuando la entrada ha dejado de ser activada. Por medio de este chip se logra enclavar un pulso como lo hace un Flip-Flop de tipo D, en el cual al producirse el pulso de binario respectivo, transfiere este pulso a la salida del integrado (7475) y con ello se logra que el binario respectivo quede enclavado.

Hasta este momento se ha logrado una función en la cual de una entrada lógica se transfiere un pulso digital, de acuerdo al número lógico respectivo; logrando así una conmutación. Ahora este dato binario recibe un proceso inverso por medio del integrado 4514 (ver Anexo 1), que es un decodificador de 4 a 16, y con ayuda de él se transmite el pulso correspondiente con el fin de activar una función respectiva, evitando con todo este proceso un desorden de funciones, si no que se alcance una conmutación ordenada sin que existan dos funciones a la vez, como garantía de todo el sistema digital.

Todo este proceso es de conmutación, que hace más óptimo el funcionamiento del laboratorio, mandando pulsos respectivos que hacen más estética su presentación.




Figura 2.2 Circuito de Sub-etapa de conmutación que controla el Nivel I y el botón T.

2.1.1.2. Sub-etapa de Accionamiento.

Esta sub-etapa es aquella parte del sistema que se encarga como su nombre lo dice de accionar la instrucción que el instructor le ha indicado, previa presión de cualquiera de los botones que componen los Niveles II, III o IV, S y T, que aparecen en la figura 1.1.

Para poder explicar esta sub-etapa, se utilizará como ejemplo las cabinas 1, 2 y 3 que forman parte del Grupo I. El objetivo de hacer esto es por la sencilla razón de que cada uno de los grupos son iguales y realizan la misma función lógica, sólo que con diferentes cabinas, en las cuales, se detectan diferentes tipos de dispositivos digitales y la necesidad de utilizarlos estriba en forma general en dos factores:

- a) Adecuados a la filosofía de funcionamiento
- b) Factibilidad y economía de ellos

En lo que respecta a los dispositivos digitales que se utilizan tales como compuertas OR, inversoras/Buffers, inversoras, Flip-Flop JK y switch bilateral, son utilizados como una necesidad primordial de ellos. Debido a la necesidad de utilizar dispositivos de interrupción capaces de poder manejar señales de Audio (impedancia de cierre lo más pequeña posible) y que estuvieran en ciertos casos provistos de 2 entradas independientes entre ellas y una salida común (DPST), lo cual como se explicará más adelante se seleccionó entre dos dispositivos, relés y switches analógicos, recayendo tal selección en los segundos. Estos switches analógicos están provistos solamente de una entrada y una salida (SPST) controlado por un nivel lógico de entrada (figura 2.3a), teniéndolos que configurar como se desean, de la manera como aparece en la figura 2.3b que se muestra a continuación, es decir, selecciónen una entrada a la vez mientras la otra se encuentre abierta.

Como se puede observar, en la anterior combinación se recurre a la ayuda de una compuerta inversora, para el caso la 4069 (ver Anexo 1).

La necesidad de utilizar los flip-flop JK estriba en que desde un inicio se tuvo la idea de que cada uno de los 15 alumnos fueran capaces de indicarle al instructor por medio de algún tipo de señalización eléctrica (LED's) que deseaban establecer una comunicación directa con él. El control de este tipo de señalización estaría ubicado en sus respectivas




Figura 2.3. (a) Switch analógico un polo, un tiro (SPST);
 (b) Arreglo con Switch analógico de manera que
 sean de dos polos, un tiro (DPST), con ayuda
 de una compuerta inversora de la serie 4069.


cabinas a través de un PUSH-BUTTON, el cual activaría el reloj del flip-flop. ¿Porqué un flip-flop y no otro dispositivo?. La respuesta a esta pregunta se debe a la siguiente razón:

Según la filosofía de funcionamiento planteada en el Capítulo I, cada alumno podría indicarle desde su respectiva cabina a través del encendido (ON) de un Led ubicado en la consola del instructor que desea comunicarse con él. El instructor en el momento más oportuno e inmediato, tomará nota del aviso y presionará el botón de la cabina respectiva en el NIVEL I. Para ello se necesitará un dispositivo que digitalmente al momento de que el instructor presionará el botón de comunicación, el LED se apagará (OFF). El control del switch que activa el botón de comunicación (NIVEL I) se conecta al CLEAR del flip-flop, asegurando de esta manera la conmutación del LED (ON a OFF). Siendo de esta manera, la forma más sencilla de realizar este proceso.

Estando seguro de utilizar un flip-flop se preguntará ¿Cuál flip-flop utilizar?.

Se utilizará el Flip-Flop JK 7473 bajo transición negativa de reloj por ser el más adecuado para el diseño, según muestra la tabla de verdad presente en el Anexo 1.

La figura 2.4a muestra el circuito a utilizar para la señalización.



CLK:



Q:

LED (ON)



LED (OFF)

(b)

Figura 2.4. (a) Circuito de señalización con ayuda de un Flip-Flop JK 7473.
 (b) Formas de onda.

La utilización del 7473 en la condición $J = K = 1$ lógico (+5V) es por la razón de que es la que produce la operación de conmutación (Toggle).

Debido a que los switches analógicos a utilizar y que se explicarán más adelante son de lógica CMOS, el control de uno de los interruptores del switch controlará al CLEAR del chip 7473, siendo éste de lógica TTL. Por lo tanto, debido a que una salida CMOS maneja en este caso una entrada TTL se utiliza

un Buffer CMOS entre ellos como interfaz⁽¹⁾. Por otro lado, como se indica en la selección del Flip-Flop JK 7473, cuando el instructor active o presione el botón respectivo del NIVEL I, es decir, el Push-Button que activa el control del switch analógico puesto, el CLEAR del 7473 funciona a 0V, por lo tanto es necesario colocar una compuerta inversora entre el control del switch analógico y el CLEAR del 7473. Como se puede observar, será necesario ocupar una compuerta inversora/Buffer de la familia CMOS 4049 de la manera siguiente:




Figura 2.5. Inversor/Buffer 4049.

La selección de la Compuerta OR más que una necesidad es una obligación, ya que el sistema debe ser capaz de decidir qué entrada comuta, Grabadoras, Micrófono del Instructor o formación de grupos de intercomunicación entre alumnos. Es decir, el alumno o los alumnos estarán escuchando un Programa Grabado. (Botón T en asociación con NIVEL III). Como se puede observar, se desea tener control directo de 4 variables, si es posible, S, T, NIVEL IV y NIVEL I. El NIVEL III no se incluye ya que solamente es el estado en el cual se decide por medio del instructor, si el alumno escucha la grabadora A o B momentos después de que él haya presionado el Botón "T" (Ver Capítulo 1).

La figura 2.6, no es, más que la idea resumida a nivel de lógica, que se tiene proyectado que realice la compuerta seleccionada. Esta Tabla de Verdad se ha diseñado en base a la necesidad de mostrar las 16 diferentes combinaciones que se pueden formar con las 4 variables anteriormente detalladas ($2^4 = 16$). La combinación todos 0 y todos 1 nunca se dará por lo que no aparecen en la siguiente Tabla de Verdad. La grabadora estará funcionando cuando se presiona el botón "T". El número 0 indica que el botón no ha sido presionado y el número 1 por

(1). Tocci, Ronald. Sistemas Digitales. Principios y Aplicaciones. pag. 265.

lo contrario indica que ha sido presionado el botón (solamente en las variables de entrada). Como se puede observar, el NIVEL I tiene prioridad sobre los botones S y T, y el NIVEL IV sobre el mismo NIVEL I, S y T.

ENTRADAS				SALIDA	
	I (NIVEL IV)	S	D (NIVEL I)	T	F
1	0	0	0	1	GRABADORA (0)
2	0	0	1	0	
3	0	0	1	1	COMUNICACION
4	0	1	0	0	ENTRE
5	0	1	0	1	INSTRUCTOR
6	0	1	1	0	Y
7	0	1	1	1	ALUMNO (1)
8	1	0	0	0	
9	1	0	0	1	F D
10	1	0	1	0	O E
11	1	0	1	1	R M
12	1	1	0	0	A G
13	1	1	0	1	C U
14	1	1	1	0	I P
					N O S
					(1)

Figura 2.6. Tabla de Verdad para selección de compuerta.

Aunque la representación en Tabla de Verdad de una función es única, cuando se expresa en forma algebraica puede aparecer en muchas formas diferentes. Las funciones Booleanas pueden simplificarse por medio algebraicos, el método de Mapas de Karnaugh proporciona un procedimiento simple y directo para minimizar las funciones booleanas (2).

(2) Tocci, Ronald, Sistemas Digitales: Principios y Aplicaciones, pag. 427.

Según la figura 2.6, se tiene la siguiente función booleana:

$$F(I, S, D, T) = \Sigma(2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14)$$

Ya que la función tiene cuatro variables, debe usarse un mapa de cuatro variables. Los mintérminos que se listan en la suma son los que en la figura 2.6 aparecen marcados en la casilla de salida con el número 1, es decir, siendo estos los que se colocarán en el mapa de la figura 2.7.




Figura 2.7. Mapa de Karnaugh.

Ocho cuadros adyacentes marcados con número 1 pueden combinarse para formar un término de un literal "D". Los seis restantes a la izquierda no pueden combinarse juntos para dar un término simplificado. Deben combinarse como cuatro cuadros adyacentes. Mientras mayor sea el número de cuadros combinados, menor será el número de literales en el término.

Para nuestro caso, los dos 1 de la parte intermedia derecha se combinan con los dos 1 de la parte intermedia izquierda para dar el término "ST". Obsévese que se permite usar un cuadro más de una vez. Ahora quedan cuatro cuadros marcados con 1, dos en el cuarto renglón (10), y dos en la columna (01), los cuales no pueden relacionarse entre sí. Los dos cuadros marcados con 1 colocados en la columna 01 pueden relacionarse con sus dos cuadros vecinos marcados con 1 y situados en la columna 11, éstos cuadros comprenden los dos renglones centrales y las dos columnas centrales, dando el término "ST". Por último quedan dos cuadros marcados con 1, situados en el extremo inferior izquierdo, más detalladamente en el renglón 10, los cuales pueden combinarse con los dos cuadros vecinos marcados con 1,

siempre en el mismo renglón (extremo inferior derecho), dando como resultado el término "IS". En forma general, se obtiene:

$$F = D + \bar{S}T + ST + IS$$

Simplificando:

$$F = D + IS + S(T + \bar{T}) ; a + \bar{a} = 1$$

$$F = D + IS + S ; a + bc = (a+b)(a+c)$$

$$F = D + (S + I)(S + \bar{S})$$

$$\boxed{F = SALIDA = D + S + I}$$

Como se puede observar se necesita una COMPUERTA OR de 3 entradas y no de 4 como se había dicho en un principio, por lo cual se llega a la conclusión de que la variable "T" no necesita ser controlada por la compuerta OR, ya que ésta dependerá totalmente de la sub-etapa de conmutador.

A este respecto, es importante indicar lo sorprendente que es el Mapa de Karnaugh al disminuir el número de variable que controlará la compuerta.

La selección de este tipo de compuerta recayó en el chip 4075 de lógica CMOS, que no es más que un CI de 3 compuertas con 3 entradas cada uno (Ver Anexo 1).

El diagrama lógico para esta implementación se muestra en la figura 2.8.



Figura 2.8. Diagrama lógico a utilizar de compuerta OR.

2.1.2. Dispositivos de Interrupción.

Como se puede fácilmente observar, se utilizan muchos dispositivos de switcheo, mejor conocido como interruptores. El objeto de utilizarlos estriba en que en este tipo de sistemas por lo general, deben ser capaces de comutar diferentes entradas a la vez, tal es el caso de: Micrófono de Instructor, Audífono de Instructor, Micrófono y Audífono de Alumno(s) y Grabadoras. En el diagrama general mostrado en el Anexo 4 se aprecian interruptores de 2 tipos:

- a) Interruptor de Un Polo-Un Tiro (SPST).
- b) Interruptor de Dos Polos-Un Tiro (DPST).

Considerando la función de cada uno de ellos, se tiene:

- a) Como su nombre lo indica este dispositivo es un simple interruptor que posee 2 estados, uno abierto y otro cerrado, en el que al estar cerrado deja pasar la señal analógica en ambas direcciones (figura 2.3a).
- b) Este dispositivo tiene como función, dejar pasar una señal analógica entre dos. De acuerdo a una señal de control, dejará pasar la señal A, o la señal B (figura 2.4b).

En base a lo anterior, se presentan dos opciones para selección:

- 1) Relé.
- 2) Compuerta de transmisión CMOS (switch analógico).

En lo que respecta al relé, se descarta por ser un dispositivo mecánico inductor de ruido (magnético y térmico) muy dañino para el caso de querer comutar señales de audio. El switch analógico actúa idealmente como un relé, excepto que no es un corto circuito perfecto cuando cerrado pero tiene típicamente una resistencia de encendido $R_{on} \leq 100 \Omega$. En estado apagado tiene típicamente $R_{off} \geq 10^5 \Omega$, lo cual para la mayoría de los propósitos es un circuito abierto. Una de las razones primordiales por la cual se seleccionó este tipo de compuerta estriba en que son casi inmunes al ruido, es decir el fabricante garantiza un margen de ruido en el peor de los casos de 1.5 Volts. para una alimentación de compuerta $V_{DD} = 5V (V_N = 30\%V_{DD})$ ⁽³⁾. Está inmunidad al ruido estriba en que no son dispositivos mecánicos, sino totalmente electrónicos. El CI a utilizar en este caso es el 4066, el cual es esencialmente del tipo SPST controlado por un nivel lógico de

(3) Tocci, Ronald, Sistemas Digitales: Principios y Aplicaciones, pag.267.

entrada, es decir cuando el CONTROL está ALTO (+5V o lógico), Ver Anexo 1. En base a lo anterior, en el caso de utilizar switches del tipo DPST se recurrirá a la configuración mostrada en la figura 2.3b.

2.1.3. Modo de operación.


En el diagrama general (Anexo 4), se muestra el diseño circuital que controla a sólamente 3 de las 15 cabinas, las cuales se analizarán detenidamente. Esta secuencia se llevará a cabo explicando paso a paso cada almohadilla o botón, ya sea de manera individual o como una relación entre ellos.

2.1.3.1. Función lógica de NIVEL I.

Como se analizó en la sub-etapa de comutador los botones que aparecen en el NIVEL I tienen la función de habilitar la cabina que corresponde al número del botón respectivo (existen 15 botones, uno por cabina), por ejemplo, si se desea establecer intercomunicación con una cabina en particular, sin lograr ninguna interrupción en el normal funcionamiento de las restantes cabinas, ya que ellos por alguna razón pueden estar escuchando una grabación determinada o estar organizados en grupos. En lo que respecta a estas situaciones, los alumnos de estas cabinas que estén ya sea escuchando la grabadora o formando un grupo determinado pueden perfectamente realizar una comunicación bilateral con el instructor. Recordando lo expuesto en el CAPITULO I, los procedimientos a seguir son los siguientes:

- a) Si el alumno se encuentra escuchando una grabación que proviene desde la consola del instructor, puede intercomunicarse siguiendo los pasos que a continuación se detallan: si por alguna razón un alumno en particular toma la iniciativa de querer hablar con el instructor activa el botón de señalización para que el instructor esté sabedor que desean hablar con él, y en el momento más oportuno el instructor presiona el botón respectivo de la cabina que desea intercomunicarse, ubicado en el NIVEL I. Por otro lado, el instructor puede hacerlo sin que el alumno lo haya solicitado.
- b) Si el alumno se encuentra formando parte de algún grupo y desea comunicarse con el instructor, el alumno también tiene que activar el botón de señalización para que el instructor

conozca que tal alumno desea hablar con él. El instructor tiene que desintegrar el grupo poniendo en OFF el botón respectivo del NIVEL IV y a continuación presiona el botón del NIVEL I que corresponde al alumno que desea intercomunicación. También en este caso (alumno formando parte de un grupo) el instructor puede perfectamente escuchar al alumno sin que él lo detecte con solo presionar el botón de la cabina respectiva del NIVEL II o NIVEL ESPIA.



(a)

NIVEL I (ON)	NIVEL IV (OFF)	BOTON S (OFF)	SALIDA DE COMPUERTA OR
SW1 (ON)	SW4 (ON)	SW2 (ON)	SW5 (ON)
SW6 (ON)		SW3 (OFF)	


(b)

Figura 2.9. (a) Diagrama de commutación para NIVEL I.
(b) Estado de los Switches analógicos.

La figura 2.9 muestra tanto el diseño de conmutación que controla el NIVEL II, como el estado de los interruptores que forman parte integral de él.

2.1.3.2. Función Lógica de NIVEL IV.

Este nivel tiene el propósito de disminuir un poco la responsabilidad del instructor en lo que respecta a la atención que se le debe prestar a los alumnos, es decir, mientras él al presionar una almohadilla del NIVEL IV forme un grupo de 3 alumnos puede normalmente estar atendiendo a los 12 alumnos restantes, ya sea corrigiéndoles en su pronunciación o dándoles indicaciones o instrucciones respecto a la metodología del guión de clases; mientras por otro lado los alumnos que han formado el grupo se están escuchando y corrigiendo a la vez, es decir, cada uno de ellos está tomando el papel que al instructor le corresponde. Sin embargo, el instructor puede escuchar a un alumno que esté en cualquiera de los 5 grupos posibles, con solo presionar el botón respectivo de la cabina en el NIVEL II. El instructor tiene total capacidad de control en el caso de poder formar los 5 grupos, y a la vez de integrar uno a todos.



(a)

NIVEL I (OFF)	NIVEL IV (ON)	BOTON S (OFF)	SALIDA DE COMPUERTA OR
SW1(OFF)	SW4(OFF)	SW2(ON)	SW5(ON)
SW6(OFF)	SW7(ON)	SW3(OFF)	
	SW8(ON)		

(b)

Figura 2.10. (a) Diagrama de comutación para NIVEL IV .
 (b) Estado de los Switches Analógicos.

La figura 2.10 muestra tanto el diseño de commutación que controla el NIVEL IV, como el estado de los interruptores que forman parte integral de él.

2.2. Etapa de Audio.

2.2.1. Generalidades.

La etapa de Audio es la etapa más importante en el Laboratorio de Idiomas, ya que sin ella prácticamente el control no tendría uso práctico.




Figura 2.11. Diagrama de Bloques de la Etapa de Audio.

iii) Nivel Alto. Este nivel se refiere a señales mayores de +20 dB, y se incluye aquella a las señales de salida de equipos personal, hasta los grandes sistemas de potencia de sonido.

ii) Nivel Intermedio. Este nivel se refiere a señales entre 20 a +20 dB. En particular, se comprenden en este nivel las señales de audio preamplificadas, se comprenden en este nivel las señales de señalida de los preamplificadores, que levantan las señales de señalida de las mezclas de señales de sumas. Este nivel es el de señalada a los amplificadores de potencia, que la hacen audible para las distintas aplicaciones.

i) Nivel Bajo. Es el nivel más bajo de transmisión, siendo este el nivel de señalado del transductor de señales que se encuentran entre los -100 dB a -20 dB.

Transmisión se han adoptado tres niveles básicos de tradicionalmente se dichos niveles son:

en donde P_{ref} es la potencia de señalada a la potencia que se transmite en determinando punto en unidades, y P es la potencia referida a 1 mW. También se calculan con la fórmula:

$$P = 20 \log(P_{ref} / 1 \text{ mW}).$$

El nivel de transmisión se refiere al nivel de potencia, al que se transmite las señales de audio, se acostumbra a designarlas con las unidades de dB, para lo que se designa como referencia un estandar de dB, en esta forma dBm. Los dBm se denominan con la subíndice m, en esta forma dBm. Los dBm se calculan con la fórmula:

2.2.2. Niveles de Transmisión.

Esto se ilustra en la figura 2.11.

iv) Circuito Electrónico.

iii) Líneas de Transmisión.

ii) Audio.

i) Microfonos.

Generalizando una etapa de audio consta de las siguientes partes:

2.2.3. Generalidades sobre los Micrófonos.

El Micrófono es un transductor electroacústico que convierte la energía acústica en energía eléctrica. Se dividen en dos categorías de operación; de velocidad y de presión. Entre los micrófonos de presión, están los de carbón, de cristal, dinámicos, de condensador y los modulados por frecuencia.

Un micrófono de velocidad se le conoce también como micrófono de gradiente. Es un micrófono en el que la salida corresponde al gradiente de la presión sonora.

Además los micrófonos se dividen de acuerdo a la impedancia. Al utilizar un micrófono de alta impedancia es necesario que la longitud del cable desde el micrófono al preamplificador sea relativamente corta. Cuando se utilizan cables cuya longitud es excesiva se produce demasiada pérdida y se distorsionan las características de frecuencia. El cable puede recoger, adicionalmente zumbidos y ruidos. Gracias al empleo de un micrófono de baja puede tolerarse una mayor longitud del cable.

Mientras los micrófonos de cristal, cerámica y de condensador son dispositivos de alta impedancia, los micrófonos de carbón, cinta, magnéticos y dinámicos son dispositivos clasificados en la categoría de baja impedancia. Se entiende como baja impedancia las menores de 600 Ω.

La Sensibilidad o nivel de salida de un micrófono, es el nivel de la potencia de Audio eléctrica que sale del micrófono en presencia de un nivel de sonido determinado, que penetra al mismo. La Sensibilidad y el nivel de salida, son fundamentalmente, la misma medida pero en escalas diferentes. El voltaje de salida del micrófono es aproximadamente proporcional a la presión ejercida por el sonido sobre el micrófono.

El umbral de sonido medio del oído humano se define como 0 dB spl (sound pressure level, o sea, nivel de sonido presión) igual a 0.0002 dinas / cm².

El nivel de salida del micrófono es el voltaje de salida, expresado en dB, siendo un volt igual a la presión de sonido de una diná por centímetro cuadrado o 74 dB_{ref}. Por lo tanto, un nivel de salida de un micrófono que sea a -80 dB indica que se obtiene un nivel eléctrico de 80 dB abajo de un volt, suministrado por el micrófono, cuando se pronuncia hacia él un micrófono una fuerza de sonido equivalente a 1 dina / cm².

Algunos fabricantes indican en sus listas los niveles de salida a 10 dinas/cm² en vez de hacerlo a 1 dina/cm². El nivel de salida a 10 dinas/cm² es 20 dB más alto que al nivel de 1 dina/cm². Un micrófono cuyo valor nominal es de -60 dB a 10 dinas/cm² tiene un nivel de salida de -80 dB a 1 dina/cm².

2.2.4. Generalidades sobre Audífonos.

Un Audífono es un transductor electroacústico, usado con el propósito de transformar energía eléctrica a energía acústica, por medio del movimiento mecánico de un diafragma acoplado a la masa de aire. Un Audífono debe tener alta eficiencia, respuesta de frecuencia uniforme y una distorsión mínima. En contraste con los parlantes o altavoces los audífonos, no necesitan tener una buena capacidad de potencia, por lo que podemos decir que un audífono es un parlante de muy baja potencia.

La mayoría de audífonos que se usan son del tipo electrostático, que se utilizan principalmente para el rango superior de audiofrecuencias, donde las amplitudes son pequeñas, y los piezoelectrómicos que son para aplicaciones especiales, aunque también se utilizan del tipo de bobina móvil, pero son en un número reducido, ya que estos se utilizan más para parlantes de potencia.

La impedancia varía desde los 4 Ω o más. El significado de la impedancia de un audífono es el de un valor complejo que depende de la resistencia DC, de la reactancia inductiva de la bobina de voz y de la frecuencia. La fig. 2.12, muestra una gráfica de una curva típica de la impedancia tomada de un audífono en aire libre.




Figura 2.12. Curva de Impedancia para un Audífono típico.

Se observa que la impedancia cambia grandemente con la frecuencia. En A se tiene la resistencia a la frecuencia de resonancia (este pico resulta de resonancia mecánica, debido a la anulación de la carga del aire, el altavoz queda sometido a vibraciones excesivas que acentúan el sonido en esta frecuencia). C es la impedancia nominal, es decir, la especificada por los fabricantes, y en D la impedancia aumenta debido al aumento de reactancia inductiva con la frecuencia.

La Asociación de Industrias Electrónicas (EIA), especifica que la impedancia nominal se tomará como el valor mínimo en. Para audífonos modernos este valor está en un margen cercano a los 400 Hz.

2.2.5. Líneas de Transmisión.

Una Línea de Transmisión es el medio por el cual las señales son transmitidas, estas regularmente son alambres o cables, para señales eléctricas, aunque también puede ser el aire.

En un Laboratorio de Idiomas, se manejan señales bajas, y considerando el aspecto económico en conjunto del Laboratorio, y efectos de mantenimiento, conviene en colocar como Líneas de Transmisión alambres o cables.




Figura 2.13. Cables para Audio blindados.

Generalmente los circuitos de bajo nivel deben instalarse de tal manera que captén una cantidad mínima de zumbidos y ruidos, para lo cual es necesario que se utilice el cable del tipo apropiado. Las señales por debajo de los 10 dB_m son propensas al ruido, específicamente las señales de los micrófonos y de los preamplificadores.

Las líneas procedentes de estos niveles se hace con tipo coaxial, deben ser cables blindados de uno o dos conductores, tal como se muestra en la figura 2.13.

Este cable coaxial o blindado consta de un conductor central rodeado por un conductor externo concéntrico y separado de él por un dieléctrico. El conductor externo previene que campos eléctricos externos induzcan interferencias o ruidos en la señal que lleva el conductor central.

El calibre de los conductores no tiene importancia, ya que la corriente de señales es baja. Lo que sí es importante es la capacitancia entre los conductores, entre el conductor y el blindaje, así como la integridad del blindaje. La capacitancia más baja permite que sea menor la atenuación de las frecuencias más altas. La capacitancia de derivación total aumenta directamente con la longitud del cable.

Este apantallamiento es de suma importancia, ya que cualquier frecuencia de ruido o zumbido o ruido recogido por los cables será amplificado junto con la señal.

Los cables blindados de uno y dos conductores convencionales dependen del trenzado del blindaje, ya sea como circuito de retorno o como comunicación a tierra. El método más efectivo, es el llamado de transmisión balanceada, en el cual las señales se llevan por tres hilos, en el que se utiliza un alambre de conexión a tierra separado que no se utiliza para conducir señales. Los otros dos conducen las señales, son de cobre sólido o trenzado #22, aislados entre sí por medio de una chaqueta de forro de vinilo que cubre cada alambre. Estos dos alambres están rodeados por un tejido de cobre estañado que protege cada alambre y que, a su vez, está cubierto por un forro protector de vinilo. Dentro del blindaje se encuentra un tubo de drenaje de cobre macizo, estañado esto se muestra en la figura 2.14.

Este alambre de tierra está conectado a tierra a ambos extremos de la línea de transmisión.

Algunos de los cables de Audio blindados de uno, dos o tres conductores utilizan un blindaje de cobre estañado envuelto en espiras en vez del tubo de tejido metálico, se dice que mejora la efectividad del blindaje.




Figura 2.14. Constitución de un Cable para Audio de Calidad apropiada.

Aunque podría simplificarse la instalación dejando que las líneas de entrada y salida corran paralelas entre sí, no es conveniente hacerlo. A pesar de blindaje de cada circuito pueden manifestarse fenómenos de diafonía y retroalimentación.

En lo que se refiere a las señales amplificadas, aunque se acostumbra usar cables sin blindaje, es más conveniente usar cables aislados, ante todo cuando se necesitan vencer distancias grandes, a menos que se usen cables blindados se distribuye las señales a través de todo el conductor a las frecuencias de audio y es posible captar y alimentar al amplificador señales de radiofrecuencias y ruidos. Por lo que es conveniente que el cableado sea completamente blindado.

2.2.6. Etapa Electrónica.

Tal como se ha dicho anteriormente, dentro de las señales de Audio, existen 3 niveles de señal principales, de los que se dijo anteriormente que el nivel bajo es el de salida de los micrófonos el cual es un nivel no audible, el cual necesita la señal ser llevada hasta un nivel audible, que es el nivel alto, y para levantar esta señal es necesario elevar mediante dispositivos electrónicos.

Dicho proceso de elevar la señal se conoce como amplificación. Los pasos se realizan en sub-etapas, acostumbrando primero a llevar la señal del micrófono, hasta un nivel medio o nivel de línea, ya que este nivel es más accesible y útil la señal, para realizar mezclas y diversidad de interconexiones entre equipos.

Para amplificar la señal, a ese nivel es necesario un preamplificador, por lo que a esta sub-etapa se le acostumbra llamar como etapa preamplificadora.

Luego de haber llevado la señal a un nivel más alto, aún se necesita amplificarla más, debido a que no es audible aún. Para elevar más la señal se implementa otra sub-etapa, llamada etapa amplificadora de potencia, la cual para efectos de utilizar en un Laboratorio de Idiomas, requiere sólamente elevar la señal a un nivel entre los rangos inferiores de los niveles altos.

Actualmente con los grandes avances de la electrónica moderna, estas funciones de amplificación pueden ser desarrolladas, por dispositivos integrados compactos, que son sumamente pequeños y accesibles que poseen alta fidelidad, además hacen más compacta la construcción de impresos, y además resultan ser sumamente económicos, en comparación al precio total de los dispositivos discretos, que se tendrían que comprar para formar la función que realizan dichos integrados.

Actualmente existe una gran gama de circuitos integrados especialmente diseñados, lo cual hace bastante resumido el diseño de etapas amplificadoras, lo que hace difícil el trabajo es saber escoger los integrados adecuados, por lo que se hace necesario saber, ciertos parámetros de Audio y de circuitos integrados relacionados.

Los Parámetros más importantes a considerar en Audio en relación a circuitos integrados son:

1.- Rapidez de seguimiento de la salida a un voltaje de entrada de escalón (Slew Rate, Sr).

Es la máxima variación de la salida de voltaje del amplificador, y se debe a un capacitor de compensación, dentro del Amplificador, que tiene disponibilidad de corrientes para cargarse y descargarse.

2.- Ganancia de lazo abierto.

Ya que la impedancia de entrada, la impedancia de salida, la distorsión armónica y respuesta de frecuencia son todas determinadas, o proporcionales a la ganancia de lazo, que es la diferencia entre la ganancia de lazo abierto y la ganancia de lazo cerrado, se busca que la ganancia de lazo abierto sea lo más alto posible.

3.- Ancho de banda y ganancia de ancho de banda(GBW).

El ancho de banda se define como la frecuencia donde la frecuencia de lazo abierto cruza la unidad. La ganancia de ancho de banda es el producto de la ganancia por la frecuencia. Nominalmente,

ambos términos son numéricamente iguales.

4.- Ruido.

Sus especificaciones en un integrado aparecen como voltaje de ruido de entrada, estableciendo por una cierta impedancia de fuente y ancho de banda. Es el parámetro más útil, ya que así se puede determinar por este valor, la distorsión que puede sufrir la señal, debido a que éste es el parámetro que se amplifica por la ganancia de lazo cerrado.

5.- Distorsión armónica total (THD).

amplificadores en circuitos integrados establecerán la ganancia de lazo cerrado y frecuencia en el cual fué medido, mientras que en los amplificadores de potencia, también incluirán la potencia de salida.

6.- Suministro de fuente.

Se refiere a las nominaciones de voltaje del circuito integrado, que deben estar dentro del máximo límite especificado.

7.- Rechazo de rizo.

Es la habilidad del circuito integrado a rechazar los rizos, y trae como consecuencia eliminar el zumbido. Las especificaciones de rechazo de rizo mencionan la cantidad de rechazo que se espera en una frecuencia particular (normalmente 120 Hz), o sobre una banda de frecuencia, y es usualmente establecido en dB. Puede ser referido a la entrada o a la salida. Si es referido a la entrada será la cantidad de rizo que será multiplicado por la ganancia del amplificador, si es referido a la salida, entonces es la cantidad de rizo especificada en la salida para las condiciones dadas.

8.- Banda media.

Uno de los conceptos más importantes al considerar amplificadores es el de la Banda Media de corriente alterna, y es el intervalo de frecuencia en el que los elementos reactivos externos de un circuito integrado no influyen. Se dice que a frecuencias inferiores y superiores a la banda media, el amplificador pierde ganancia a causa de los elementos externos, específicamente los capacitores de acoplamiento y de paso que incluye el circuito.

Se sabe que la reactancia capacitiva está dada por la fórmula:


$$X_C = \frac{1}{2 \pi f C}$$

Así, a frecuencias muy bajas, X_C tiende a ser alta, mientras que a frecuencias altas, tiende a cero. Luego un capacitor equivale a un cortocircuito para altas frecuencias, mientras que a frecuencias bajas se comporta como un circuito abierto. Luego de estos conceptos se obtienen dos conceptos muy importantes, a saber:

- i) Red de adelanto
- ii) Red de atraso

2.2.6.1. Red de adelanto.

Se utiliza como clave para analizar el comportamiento de los amplificadores en baja frecuencia, dicha red es la siguiente:



(a)

(b)


Figura 2.15. a) Red de Adelanto.
b) Respuesta en frecuencia.

Se muestra así también la respuesta en frecuencia. El nombre de red de adelanto se debe a que el voltaje de salida está adelantado al voltaje de entrada.


Como se observa existe una frecuencia a la que se le llama frecuencia crítica, o de corte en la cual la razón del voltaje de entrada al de salida de la red se approxima a la unidad en una razón de 0.707, o frecuencia inferior de 3 dB; arriba de esta frecuencia el capacitor deja pasar las señales.

2.2.6.2. Red de atraso.

Al contrario de la red de adelanto esta red analiza el comportamiento de los amplificadores en alta frecuencia; se presenta en la figura 2.16, así como su respuesta en frecuencia



(a)



(b)

Figura 2.16. a) Red de Atraso.
b) Respuesta en frecuencia.

En esta red el voltaje de salida está atrasado con respecto al voltaje de entrada. La frecuencia de corte superior de 3 dB, se muestra en las frecuencias altas.

Al diseñar una red y combinando ambas, se obtiene lo que es la banda media.

2.2.7 Realimentación.

La realimentación en los amplificadores ha resultado una de las más valiosas ideas que se han descubierto en el campo de la electrónica. La mayoría de aplicaciones de circuitos integrados de audio se clasifican en dos categorías:

- i) Amplificadores inversores
- ii) Amplificadores no inversores

Ambas configuraciones toman una muestra de la salida y la envía de retorno a la entrada.

La realimentación es un tema muy importante porque influyen en la estabilidad de los amplificadores, y el diseño en general.

2.2.7.1. Realimentación Inversora.

La configuración de la realimentación inversora se muestra en la figura 2.17, que se puede simplificar como en la figura 2.18, en este circuito se obtiene realimentación negativa conectando el resistor R_f entre la entrada y la salida. La comparación real de la salida y la entrada tiene lugar combinando las corrientes i_1 e i_2 en el nodo o nudo de entrada del amplificador. Para facilitar el análisis de este tipo de circuito se puede sustituir el resistor de realimentación por el circuito equivalente en la figura 2.19, simbolizando así cualquier circuito lineal.




Figura 2.17. Red Inversora.




Figura 2.18. Simplificación de la Red Inversora.




Figura 2.19. Equivalente de la Red de Realimentación.

Sin embargo, se deduce que el efecto de la fuente KVd es despreciable en la mayoría de aplicaciones, por lo que el circuito equivalente de la red inversora es el de la figura 2.20.




Figura 2.20. Equivalente de la Red Inversora.

Para calcular la ganancia de tensión del amplificador empezamos expresando las corrientes existentes en el nudo de entrada del amplificador en la forma:

$$i_1 = \frac{V_i + V_d}{R_1}$$

$$i_2 = - \frac{V_d + K V_L}{R_2}$$

y por tanto,

$$i_d = i_1 - i_2 = \frac{V_i + V_d}{R_1} + \frac{V_d + K V_L}{R_2} = - \frac{V_d}{R_1}$$

y haciendo estas suposiciones, y realizando una serie de transformaciones, se llega al resultado siguiente:

$$V_2 \approx \frac{(Ad \cdot V_i / R_s) (R_s // R_f)}{1 + (Ad \cdot K / R_f) (R_s // R_f)}$$

Cuando el denominador es mucho mayor que la unidad

$$(Ad \cdot K / R_f) (R_s // R_f) \gg 1$$

se puede deducir que:

$$V_1 \approx - \frac{R_f}{K R_s} V_i$$

El término $-(Ad \cdot K / R_f) (R_s // R_f)$, hallada en la ecuación sin simplificar, es lo que se llama Ganancia de Bucle T del amplificador. Esta se define como la ganancia en el bucle del circuito con la tensión de entrada igual a cero.

$$T = \frac{V_L}{V_i} \quad | \quad V_i = 0 \quad = \frac{V_L}{V_d} \times \frac{V_d}{id} \times \frac{id}{V'_L}$$

en donde V'_L es la tensión de la red de realimentación; haciendo suposiciones adecuadas y haciendo distintas transformaciones.

$$\begin{aligned} T &\approx - Ad \cdot K \frac{R_s}{R_s + R_f} \\ T &= - Ad \cdot K \frac{(R_s // R_f)}{R_f} \end{aligned}$$

El término $(Ad \cdot V_i / R_s) (R_s // R_f)$ se denomina ganancia de bucle abierto o ganancia sin realimentación A_o , se calcula así:

$$A_o = \frac{V_L}{V_i} = \frac{V_L}{V_d} \frac{V_d}{V_i} = - \frac{Ad}{R_s} (R_s // R_f)$$

Por lo que combinando ecuaciones:

$$V_L = \frac{A_o}{1 - T}$$

que da la ganancia total A_v en función de la ganancia sin realimentación A_o y la ganancia de bucle T pasa una configuración inversora.

2.2.7.2. Realimentación no Inversora.

La configuración de la realimentación no inversora se muestra en la figura 2.21, de la que la red de realimentación puede ser una red tal como la de la figura 2.19, sin embargo haciendo la misma consideración de la configuración inversora de que K_Vd es despreciable, el circuito equivalente de la configuración no inversora se puede deducir de manera semejante a como se hace con la configuración no inversora.




Figura 2.21. Red no Inversora.

Realizando una serie de cálculos y suposiciones se puede llegar a una conclusión, de que:

$$V_L = 1 + \frac{R_f}{K_R_s}$$

$$V_L = \frac{A_d}{1 + A_d K} V_i$$

$$T = - A_d K$$

$$A_o = A_d$$

$$A_v = \frac{A_o}{1 - T}$$

en donde:

A_v : es la ganancia total

A_o : es la ganancia de bucle abierto

T : es la ganancia de bucle

A_d : es la ganancia de tensión del amplificador

2.2.8. Ganancia de bucle T.

La ganancia de bucle regula la cantidad de realimentación presente en un circuito. Cuando $T = 0$ ($K=0$), no hay realimentación. En ambos casos, tanto la configuración inversora como la no inversora, la ganancia con realimentación es aproximadamente independiente de la ganancia del amplificador A_d . En consecuencia, la ganancia con realimentación es más insensible a la temperatura del amplificador y a las variaciones de los parámetros cuando la ganancia del bucle aumenta. Esta es otra ventaja importante de la realimentación. Concluimos además que la realimentación disminuye la ganancia desde el valor sin realimentación A_o hasta $A_o/(1-T)$. Por lo tanto, cuando $-T$ aumenta la ganancia con realimentación, ésta es dividida por el factor $1-T$.

Prácticamente los amplificadores realimentados se diseñan de manera que la ganancia en bucle abierto A_o sea extremadamente grande (40 a 120 dB o más). La ganancia de bucle cerrado resultante es entonces principalmente una función de la red de realimentación. La ganancia es casi totalmente independiente de varios factores como la tensión de la alimentación, de la temperatura, etc.

Se puede resumir en cuando a las impedancias de ambas configuraciones que la entrada no inversora da una impedancia de entrada alta, mientras que la entrada inversora da una impedancia de entrada baja.

2.2.9. Respuesta de Frecuencia de un Amplificador Realimentado.

La ganancia de bucle abierto (A_o), y la ganancia de bucle (T), son variables que dependen de la frecuencia. Se ha expuesto anteriormente la realimentación negativa, en donde T es un número negativo y $1-T$, ha sido un número positivo; pero debido a que en la realidad T depende de la frecuencia, puede ser un número negativo, principalmente en las frecuencias bajas. Su fase generalmente aumenta en frecuencias altas. Considerando la ecuación:

$$A_v = \frac{A_o}{1 - T(W)}$$

Cuando $T(W)$ se aproxima a +1, A_v aumenta, si V_L disminuye para que V_L se mantenga en un nivel fijo; se requeriría que no hubiese señal alguna para obtener una salida cuando $T = +1$.

Cuando esto ocurre se dice que el amplificador es inestable, y produce oscilaciones aún sin excitación externa alguna.

Un amplificador, al activarse, su ganancia de bucle aumentará desde cero hasta su valor nominal en el tiempo que transcurre hasta que el amplificador alcanza las condiciones de estado estacionario. Cuando pasa por el punto 1.2π , entrará en oscilación.

Se puede decir que un amplificador o etapa amplificadora es estable si su respuesta a los impulsos no contiene nodos de vibración libre que persistan o aumenten indefinidamente con el tiempo.

Hablando en términos de la transformada de Laplace, una definición de la estabilidad es que la función de transferencia $A(s)$ no debe tener polos en la mitad de la derecha del plano $s = \sigma + j\omega$, o en el eje imaginario, debido a que tales polos tienen $\sigma \geq 0$ y por eso tienden a que los términos persistan o aumenten indefinidamente en la respuesta transitoria.

2.2.10. Oscilaciones.

Los Amplificadores Operacionales, suelen ser inestables cuando tienen ganancia de bucle T demasiado grande y cuando el número de polos de la función de transferencia de ganancia directa es mayor de dos, lo cual es un problema porque, sino todos, la mayoría de Amplificadores tienen un número de polos mucho mayor que dos en la ganancia directa. Por lo tanto, es necesario conocer los métodos correctos de compensación, con el fin de conformar la característica de respuesta ganancia de bucle-frecuencia a manera de que la variación de fase sea menor de 180° cuando la magnitud de la ganancia de bucle disminuye hasta la unidad.

Una de las compensaciones que funciona muy bien es la de compensación de frecuencia, sin embargo, también la mayoría de Amplificadores ya traen una red de retardo, que compensa de esta manera, sin embargo, esto da lugar a una respuesta de banda muy estrecha de la frecuencia en bucle abierto. Como consecuencia de esto, es necesaria la compensación externa en los Amplificadores.

Una técnica muy buena es la de colocar una red entre la entrada y salida de una Etapa Inversora de ganancia de tensión, propia incluida del Amplificador. Tal como lo muestra la fig. 2.22, como se observa se modifica internamente la




Figura 2.22. Compensación de Fase con Dispositivos externos.

curva de respuesta en frecuencia de la ganancia en lazo abierto. Se conecta una red RC, cuyos valores convenientes los proporciona el fabricante. Aquí la impedancia del circuito de compensación interna del amplificador aparece dividida por la ganancia de la etapa a la que se conecta.

La oscilación se ha dicho anteriormente que se debe principalmente a la inestabilidad en el circuito, al diseñar una etapa amplificadora, el diseño resulta frustrante cuando se encuentra que oscila el circuito, los resultados son fatales, porque produce un alto consumo de corriente de hasta 50 veces la corriente que normalmente debería consumir y como resultado de ello, quema el dispositivo integrado que se utiliza como amplificador.

La oscilación es provocada por la retroalimentación positiva, entre la salida y la entrada, es decir que en vez de regular el aumento de tensión y corriente indeseable lo retroalimenta incrementándolo aún más, que es el fenómeno de la inestabilidad.

Un factor que influye en los amplificadores y que muchas veces genera oscilación es el uso de fuentes de alimentación no reguladas; estas por lo general poseen una impedancia que no hace un corto circuito ideal entre los circuitos y la fuente, lo cual muchas veces genera una oscilación en la misma fuente lo que provoca que la misma fuente, usando valores ondulantes que finalmente hace que el circuito oscile, por lo que cuando se trabaja en audio, es necesario que las fuentes de alimentación sean reguladas, ya que éstas tienen impedancias

internas inferiores a 0.1Ω (algunas llegan a 0.0005Ω), lo que hace que la retroalimentación de la corriente sea demasiado pequeña para provocar oscilaciones.

Las altas frecuencias a veces generan oscilación; cuando se utiliza etapa preamplificadora de potencia, entre la entrada de la primera etapa y la salida de la segunda etapa, se genera una capacitancia fantasma tal como lo muestra la figura 2.23, que puede generar una oscilación en alta frecuencia; así también por inducción de la señal de alto nivel a la de bajo nivel; esto principalmente en circuitos impresos. Por lo cual es conveniente dejar ambos puntos lo más alejado posible.




Figura 2.23. Acoplamiento capacitivo y magnético de la salida del Amplificador a la entrada del Preamplificador.

Otra causa que puede generar oscilación en alta frecuencia es la presencia de caminos cerrados a tierra, que se manifiestan por la aparición de diferencias de potencial entre dos puntos de tierra. En una tableta impresa la pista que hace de conductor de tierra tiene impedancia diferente de cero que aumenta con la frecuencia.




Figura 2.24. Punto único de tierra para evitar los lazos de tierra.

Por lo tanto, si las corrientes de C.A. de tierra entre dos etapas tienen diferencia de potencial que generan corrientes que provocan suficiente señal de retroalimentación positiva como para que el circuito oscile.

La solución de este problema es distribuir los dispositivos de modo que la corriente de un dispositivo no pase por donde fluya la corriente de dispositivos previos. Una forma segura de lograr esto es utilizar un único punto de tierra como se indica en la figura 2.24.

2.2.10.1. Capacitor de Paso en la Fuente de Alimentación.

Casi siempre los conductores de la fuente de alimentación y el circuito, generan una pequeña inductancia. Estos conductores podrían tener una inductancia tal que se produjera retroalimentación de corriente a altas frecuencias. Para evitar esto una solución sencilla consiste en disponer un capacitor de paso de valor elevado en paralelo con el circuito que se está alimentando, esto se ilustra en la figura 2.25.

Estos capacitores de paso son casi inevitables cuando se trabaja con circuitos integrados. Según el tipo de integrado, estos capacitores deben ser de 0.1 a 1 μ F para evitar la aparición de oscilaciones indeseables. Los capacitores deben disponerse lo más cerca posible del circuito integrado.




Figura 2.25. Capacitor de paso utilizado para evitar retroalimentación de corriente causada por cables largos entre la fuente de alimentación y el circuito alimentado.

2.2.11. Diseño del Preamplificador Sumador.

Para comenzar nuestro diseño, tenemos en claro que la señal del micrófono es muy baja y para llevarla a un nivel audible es necesario preamplificarla, para luego amplificarla a un nivel audible; así como también que tenemos que tener un punto

en el cual se mezclarían cuatro señales que son la de la grabadora, la del instructor, así como las de los dos cabinas para formar grupos tal como se muestra en la figura 2.26:





Figura 2.26. Diagrama de bloques del sumador de señales.

Así, las señales de entrada son de nivel bajo y más bien el preamplificador se utiliza como sumador y como buffer solamente para levantar la señal, para llevarla a la entrada del amplificador.


Existen muchos integrados que sirven como preamplificadores. Para este diseño en particular se escoge el integrado LM381, entre sus realces tenemos que amplifica señales de bajo nivel, en aplicaciones en que se requiere el mínimo ruido. Su entrada de ruido es típicamente $0.5 \mu V_{rms}$, produciendo un rechazo de rizo de 120 dB. Presenta además una alta ganancia (112 dB), amplio ancho de banda de potencia (75 KHz, 20 Vpp). Opera en un amplio rango de potencia desde 9 a 40 V, además es internamente compensado, necesita un mínimo de elementos externos y es protegido contra cortocircuito.

2.2.11.1. Descripción Circuitual del LM381.

La entrada del LM381 es la que se muestra en la figura 2.27a, y se ve que es una entrada diferencial. Para óptimo funcionamiento en aplicaciones de bajo nivel sin ruido, Q_2 se pone OFF y la realimentación es llevada al emisor de Q_1 . En aplicaciones, donde el ruido no es muy crítico, Q_1 y Q_2 pueden ser usados en una configuración diferencial, lo cual tiene la ventaja de dar una alta impedancia en la realimentación del punto sumador.



(a)



(b)

Figura 2.27. a) Entrada diferencial del LM381.
b) Diagrama esquemático del LM381.

El diagrama circuital es el de la figura 2.27b. Se divide en 4 grupos terminales; 2 para las puertas de ganancia de voltaje; uno para la ganancia de corriente y el regulador bia  .

La puerta de entrada es una amplificadora de emisor com  n (Q_5) con un transistor utilizado como fuente (Q_6). El par Darlington, Q_3 , Q_4 , provee una ganancia de corriente a la puerta del transistor Q_5 en emisor com  n y la salida de la corriente Q_7 . La ganancia de voltaje de la segunda puerta es aproximadamente 2000, haciendo la ganancia total tipicamente de 160,000 en la configuraci  n diferencial.

El preamplificador es internamente compensado por el capacitor C_1 , que lo compensa la ganancia unitaria en 15 MHz. La compensación es adecuada para preservar la estabilidad en una ganancia de lazo cerrado de 10. Una compensación para la ganancia unitaria en lazo cerrado se puede proveer al colocar un capacitor externo paralelo a C_1 .

El par Darlington (Q_6, Q_7), con el transistor Q_7 componen la puerta de salida en la que Q_{10} provee una protección contra cortocircuito, limitando la salida a 12 mA.

La referencia bias es un diodo zener (Z_2) manejado desde una fuente de corriente (Q_{11}). El suministro de desacople es la razón de la impedancia de la fuente de corriente a la impedancia Zener. Para desarrollar la impedancia de la fuente de corriente necesaria para llevar a 120 dB, se usa una configuración en cascada (Q_{11}, Q_{12}). El voltaje de referencia se da por los transistores Q_{14} y Q_{15} .

La ganancia es igual a la razón de las resistencias externas R_F/R_E . Siendo R_F la red de realimentación que en este caso es una resistencia y R_E que es la resistencia que establece la ganancia de lazo cerrado, mostrada en la figura 2.26b, ya sea para configuración inversora o no inversora.

Para usos de poca ganancia los fabricantes recomiendan establecer valores de resistencia menores de 3 K Ω , para R_E .

En el diseño experimentando se halla más adecuado 1 K $\Omega^{(4)}$ y reconociendo que la configuración no inversora es más inmune que la configuración inversora al ruido, en bajos niveles de entradas y bajas ganancias adoptamos la configuración no inversora, en la que la ganancia es dada por:

$$A_V = 1 + R_F/R_E$$

Luego, para establecer una ganancia de 25 en este caso, buscando un valor comercial de R_F asignamos a $R_F = 24\text{ K}\Omega^{(5)}$.

Luego obtenemos como etapa preamplificadora la mostrada en la figura 2.28, donde se ve que se ha colocado un capacitor de acople utilizado para bloquear los potenciales DC. Este capacitor se calcula de la fórmula:

$$C = \frac{1}{2\pi R_F}$$

(4) Valor que se encuentra en el rango permitido. Ver Audio / Radio Handbook, National Semiconductor. Pag. AN64-5.

(5) Criterio assumido de acuerdo a lo establecido en Linear Applications Handbook, National Semiconductor. Pag. AN64-5.




Figura 2.28. Etapa Preamplificadora-Sumadora del Laboratorio de Idiomas.

En donde f_o es la frecuencia de corte de 3.4 KHz que es la frecuencia máxima para la voz humana y R la resistencia de los switches analógicos que en serie dan 500 Ω .

Luego:

$$C = \frac{1}{2\pi R f_o}$$

$$C = \frac{1}{2\pi (500) (3.4 \text{ K})}$$

$$C = 0.094 \mu\text{F}$$

El valor comercial más cercano que tomamos es 0.1 μF que es el que aparece en la figura 2.28.

El valor de la ganancia de 25 establecido anteriormente es por el hecho de que la función primordial que se busca con este preamplificador es la de sumar o mezclar señales y su ganancia se busca que no sea mucha, además los valores recomendables que sugieren los fabricantes para una red externa cuando el

integrado LM381 se utiliza como mezclador de bajo nivel, son valores que sean menores de 100 KΩ, para una resistencia R_F ⁽⁶⁾. En dB esta ganancia A_1 es de :

$$A_1(\text{dB}) = 20 \log 25$$

$$A_1(\text{dB}) = 27.96$$

Experimentalmente se ha comprobado que el funcionamiento óptimo de un preamplificador atendiendo a la reducción de ruido, se obtiene cuando R_s (Resistencia de la fuente), es igual a la resistencia característica del ruido R_n del amplificador. R_n se calcula de los datos del fabricante en donde el valor óptimo se obtiene de $R_n = e_n / i_n$ ⁽⁷⁾.

Ambos términos e_n e i_n varian de acuerdo al dispositivo activo de amplificación. Además varian en razón al término JHz, que es el índice al que varía el ruido con el ancho de banda de frecuencias; por ejemplo, si el ancho de banda aumenta en un factor de 2, el ruido lo hace en 1.4. Cuando estos datos no aparecen en forma explícita, R_n será el valor de R_s mínima en la curva de ruido versus resistencia fuente, suministrada por el fabricante, para el caso del LM381, se muestra la curva de donde se toman estos datos del anexo 1, donde se muestran las curvas de voltaje ruido versus frecuencia para obtener e_n , y de corriente ruido versus frecuencia para obtener i_n ; el valor mínimo lo obtenemos en un frecuencia de 1 KHz, como se observa. De dichas gráficas obtenemos:

$$e_n = 5.3 \text{ nV} / \text{JHz}$$

$$i_n = 0.34 \text{ pA} / \text{JHz}$$

Luego, obtenemos:

$$R_n = \frac{e_n}{i_n} = \frac{5.3 \times 10^{-9}}{0.34 \times 10^{-12}}$$

$$R_n = 15.6 \text{ K}\Omega$$

De esto se toma ventaja del acople entre el micrófono y el amplificador y se aprovecha la elevación de voltaje inherente al preamplificador debido al acople.

(6) Ver referencia (5). pag.49

(7) Ver explicación Tesis "Ingeniería Sistemas de Audio", Escuela de Ingeniería Eléctrica, U.E.B. pag.145.

Es decir que del preamplificador se obtienen dos ganancias: la ganancia inherente debido al acople de impedancias (A_2) y la ganancia típica del preamplificador (A_1).

en forma de ecuación:

$$A_v = A_1 + A_2 \quad \text{en dB}$$

La ganancia debida al acople de impedancias se obtiene por la relación de ganancia de impedancias. Esta se obtiene de la fórmula:

$$A_2 = J(R_n / R_s) \text{ (B)}.$$

en donde: R_n : es la resistencia óptima de fuente del preamplificador inherente a sus características.

R_s : es la magnitud de la impedancia vista por el preamplificador.

La impedancia que ve el preamplificador se ilustra en la fig. 2.29.




Figura 2.29. Impedancia vista por el Preamplificador

Se observa ahí que las impedancias que ve el preamplificador, son: la impedancia del micrófono, la impedancia que ofrecen los switches analógicos y la que ofrece el capacitor de acople de 0.1 μ f, así:

- Estableciendo la impedancia del micrófono en 330 Ω .
- La impedancia que presentan los switches analógicos es de aproximadamente 500 Ω .
- La impedancia que presenta el capacitor de acople se calcula de la fórmula $Z_c = 1/(j2\pi fC)$, en donde la frecuencia que se considera es de 1 KHz, ya que esa es la frecuencia donde se presenta el valor mínimo de resistencia fuente.

(B) Ver referencia de pag. 51.

Luego

$$Z_e = \frac{1}{j2\pi \times 1k \times 0.1\mu}$$

$$Z_e = - j1.59 \text{ k}\Omega$$

luego, la impedancia que ve el preamplificador es :

$$Z_p = 330 + 500 - j1.59\text{k}\Omega$$

la magnitud de esta impedancia es:

$$|Z_p| = \sqrt{(330 + 500)^2 + (1.59\text{k})^2}$$

$$|Z_p| = 1.79 \text{ k}\Omega$$

de esto la relación de ganancia de impedancias:

$$A_Z = \sqrt{R_n / |Z_p|}$$

$$A_Z = \sqrt{15.6 / 1.79}$$

$$A_Z = 2.95$$

en dB tenemos:

$$A_Z = 20 \times \log(2.95) \text{ dB}$$

$$A_Z = 9.40 \text{ dB}$$

luego la ganancia total del preamplificador a su salida es:

$$A_v = A_i + A_Z$$

$$A_v = 27.96 + 9.40$$

$$A_v = 37.36$$

$$A_v \approx 37 \text{ dB}$$

Luego sabiendo que en la salida del micrófono se tiene una salida relativa de -50 dBm , y debido a que el preamplificador eleva la señal en 37 dB , al sumar la elevación de ganancias tenemos a la salida del preamplificador:

$$\text{salida} = -50 + 37$$

$\text{salida} = -13 \text{ dB}_m.$

que se ilustra en la figura 2.30




Figura 2.30. Ganancia del Preamplificador.

Esta señal está dentro de los límites de señales de nivel intermedio apta para ser mezclada y apta para ser elevada a un nivel de potencia para llevarse a un nivel audible.

En el preamplificador se coloca el capacitor C_o para anular los efectos de inductancia de los conductores de alimentación, que podrían provocar oscilación en el integrado, el valor que se ha dado al capacitor es de $0.1 \mu\text{f}$.

El nivel al cual está al umbral auditivo es a 0 dB_m , lo que implica que aun la señal no es sensible al oído, para ello es necesario llevarla a un nivel de $+22 \text{ dB}_m$, que es el nivel al cual el oído es sensible sin provocar dolor por medio de un audífono directo, nivel al cual el oído percibe claramente.




Figura 2.31. Escala de Señales Audibles.

Esto se ilustra en la figura 2.31

Luego, se ve que es necesario elevar la señal en 35 dB, desde la señal de salida del Pre-amplificador (-13 dB_m), al Nivel de percepción ideal en audífonos (+22dB_m), lo cual se hará en la etapa amplificadora.

Este preamplificador tal como se explicó anteriormente, sirve para sumar señales por lo que se ve en la figura 2.27, que se mezclan 4 señales, esto para todas las etapas excepto en la etapa preamplificadora de las señales que llegan a la consola del instructor en la que se suman 15 señales tal como se observa en el diagrama general en el anexo 4.

2.2.12. Diseño del Amplificador.

Tal como se dijo anteriormente, se debe seleccionar un amplificador que levante la señal en 35 dB, ya que hasta ahora se tiene una señal apta para amplificar.

Para el acoplamiento entre el preamplificador y el amplificador se utiliza una red que combina un capacitor en serie para acoplar ambos dispositivos y un capacitor a tierra que desacopla las señales de entrada al amplificador. Dicha red se muestra en la figura 2.32.






Figura 2.32. Red de acople entre Preamplificador y Amplificador.

Como se sabe la impedancia de un capacitor se calcula de la fórmula $1/2\pi f C$, tomando como f una constante, se observa que la impedancia es inversamente proporcional a la capacitancia lo cual para conveniencia se necesita que la impedancia sea con tendencia a 0; lo que implica que la capacitancia debe ser lo mayor posible, para C_o .

Experimentalmente el valor más alto que se puede colocar es de 10 μ F, ya que un valor más alto tarda en descargarse por la constante de tiempo al combinarse con la impedancia del LM381, lo cual le provoca un voltaje de oposición el cual no lo puede vencer la señal; por lo que el más conveniente es el de 10 μ F.



(a)



(b)

Figura 2.33. a) Diagrama esquemático del LM386N-3.
b) Circuito AC equivalente del LM386N-3.

Así el capacitor C_b , la mejor relación que se encuentra es la de colocar un capacitor de $1 \mu F$ ya que al contrario aquí se busca que sea baja para frecuencias altas; Estos valores son determinados experimentalmente.

Luego, lo que ahora se necesita es seleccionar un amplificador que levante la señal a un nivel de $+22 \text{ dBm}$. Para esta etapa amplificadora seleccionamos el circuito integrado LM386N-3.

El LM386N-3 es empaquetado de tal manera que posee un resistencia térmica que soporta $187^\circ\text{C}/\text{W}$, en la temperatura ambiente.

Permite una máxima temperatura de junta de 150°C . En la figura 2.33a se muestra el diagrama esquemático del amplificador.

En la figura 2.33b se muestra el circuito equivalente AC. Allí se muestran como se han agregado una red RC (R_3 y C_1), en paralelo con R_2 . Esto es entre los pines 1 y 8 del integrado, los cuales compensan externamente el amplificador con una red abierta el amplificador establece una ganancia de 26 dB , y cuando la resistencia es cero, lo que equivale a que solo el capacitor esté en paralelo, la ganancia es de 46 dB , por lo que esa es la ventaja más grande que tiene el integrado y es que se compense externamente colocando esta red, los valores que se sugieren son de $10 \mu F$ para el capacitor y una resistencia de $2.2 \text{ K}\Omega$ para abrir la red, por lo que es suficiente con colocar un potenciómetro de $0 - 2 \text{ K}\Omega$.

Fuera de estos elementos el integrador no necesita más elementos externos.




Figura 2.34. Etapa Amplificadora de Potencia del Laboratorio de Idiomas.

(*) Ver Audio / Radio Handbook, National Semiconductor, pages 4-31 a 4-34.

Sus características más importantes se muestran en el Anexo 1. Ya que el valor que necesitamos de ganancia es de 35 dB, para ello es necesario calibrar el potenciómetro a un valor aproximado de 350 Ω. Si se lleva la resistencia a 0, lo que se logra es mayor ganancia, pero eso genera que sea molesto a los oídos el nivel de la señal escuchado en los audífonos ya que sería muy fuerte.

Por lo que el circuito de la etapa amplificadora es el mostrado en la figura 2.34.

Se muestra que se ha aterrizado un capacitor desde el pin de alimentación para eliminar los efectos de inductancia de fuente que puedan generar oscilaciones.

El capacitor de salida se calcula de la fórmula:

$$C_o = \frac{1}{2\pi f R_{out}}$$

en donde:

f: 80 Hz, frecuencia de corte de 3 dB.

R_{out} : 180 Ω, impedancia de audífonos.

Sustituyendo valores obtenemos:

$$C_o = \frac{1}{2\pi \times 80 \times 180}$$

Luego C_o = 11.1 μF

Valor comercial

$$C_o = 10 \mu F.$$

2.2.13. Sub-etapa de Grabación en Cabina.

Esta parte del Laboratorio, es la que explica el funcionamiento, en una cabina del proceso por el cual, un alumno en particular desea grabar, tanto lo que él habla, como toda señal que tiende a recibir, con el objetivo de que posteriormente pueda escuchar lo que se realizó en la clase.

Tal como se observa en la figura 2.35, el funcionamiento se autoexplica, se realiza ahí sólamente funciones de conmutación con botones del tipo Push-Botton del tipo SPST OFF-ON.




Figura 2.35. Diagrama de Bloques de Etapa de Grabacion en cada una de las cabinas.

Las resistencias se utilizan como Atenuadores, de señales que son muy altas, las cuales al llegar a un nivel adecuado, son aptas para ser captadas por la grabadora.

El sumador LM381 es el que mezcla las señales con objeto de que el alumno que se encuentra en la cabina pueda escuchar todas las señales, de acuerdo al deseo del alumno.

2.3. Diseño de Fuente de Alimentación.

En lo que respecta a la aplicación de la Fuente de Alimentación, serán necesarias tres tensiones de alimentación para hacer funcionar el Laboratorio de Idiomas, las cuales son +5V, -5V y +12V. Para este fin, dividiremos la Fuente de Alimentación en tres secciones:

- Filtro de entrada.
- Regulador de salida.
- Transformador.

En la figura 2.36, se ilustra un diagrama de bloques de la Fuente de Alimentación a utilizar.




Figura 2.36. Diagrama de bloques de la Fuente de Alimentación.

2.3.1. Filtro de Entrada para Fuente de +5V.

Por motivos de utilizar una alimentación a la salida +5V, un regulador de este tipo requiere según las especificaciones técnicas mostradas en el Anexo 1, un mínimo absoluto de +7V para un funcionamiento adecuado de él. Ello significa que cualquiera que sea la magnitud de V_{pico} y $V_{cristal}$, el nivel de voltaje final mínimo de entrada del regulador V_e no debe hacerse inferior a +7V, pues de serlo el regulador no funcionará adecuadamente. Para este caso se tomo la libertad de que sea $V_e = +10V$. Si se superara en mucho el valor límite de +10V, satisfaciendo los criterios de entrada, se aumentaría la disipación de potencia y posiblemente se destruiría el regulador. Con este valor de V_e se asegura su funcionamiento y además facilitarán los cálculos sin ir en detrimento de un buen diseño.

Ahora que +10V es el objetivo, podemos seleccionar adecuadamente los otros componentes del filtro para conseguirlo.

En la figura 2.37 se representa el circuito de Filtro para la alimentación de +5V, R_s es la resistencia del devanado secundario del transformador, para un Transformador de 2 Amp. la magnitud media de R_s será de 0.1 Ohmios.

Los primeros valores a tener en cuenta son los siguientes:

$$V_c = V_{Tensión \ mínima \ de \ entrada \ del \ regulador} = +10V$$

$$I_{out} = I_{Carga \ del \ regulador} = 1 \text{ Amp.}$$

$$R_s = R_{Resistencia \ secundaria \ del \ transformador} = 0.1 \Omega.$$




Figura 2.37. Circuito de filtro de entrada de la Fuente de Alimentación de +5V.

El Voltaje pico puede ser cualquier tensión hasta la entrada máxima para la que está diseñado el regulador. Sin embargo, ello aumentaría la disipación de potencia del circuito. La regla empírica que utilizaremos cuando se diseñan alimentaciones de este tipo es que:

$$\begin{aligned} V_{\text{pico}} &= 1.25 V_C \\ &= 1.25 \cdot (10) \\ &= 12.5 \text{ V.} \end{aligned}$$

Sabiendo que:

$$\begin{aligned} V_C &= V_{\text{pico}} - V_{\text{rizado}} \\ &= 12.5 - 10 \\ &= 2.5 \text{ V.} \end{aligned}$$

Ahora sabemos que el condensador debe soportar una tensión de 10V a partir de una entrada de pico de 12.5V. La siguiente consideración es elegir un condensador que logre este objetivo, para ello se hace uso de otro cálculo empírico que ahorra mucho trabajo, el cual es:

$$C_{\text{IN}} = (dT/dV) I$$

En donde:

- I = Corriente máxima del regulador = 1 Amp.
- dT = Tiempo de carga del condensador = 8.3mseg. (120Hz).
- dV = Tensión de rizado admisible = 2.5V.
- C = Valor del condensador.

Sustituyendo:

$$\begin{aligned} C_{\text{IN}} &= (8.3 \times 10^{-3}/2.5) (1) \\ &= 3,320 \times 10^{-6} \text{ Faradios.} \end{aligned}$$

Debido a que los condensadores electrolíticos que suelen estar disponibles en el mercado tienen una tolerancia del $\pm 20\%$, por lo cual se tendrá un valor normalizado, así:

$$\begin{aligned} (C_{\text{IN}})_{\text{comercial}} &= C (1 + 20\%) \\ &= 3,320 \times 10^{-6} (1 + 0.20) \\ &= 3,984 \times 10^{-6} \\ &= 4,700 \mu\text{Faradios.} \end{aligned}$$

El otro elemento a considerar con el condensador es la tensión de trabajo, puesto que el diseño indica que V_{pico} ha de ser 12.5V, este debe ser un valor satisfactorio. Sin embargo, la experiencia demuestra que los transformadores acaban por funcionar a tensiones de salida más altas que la etiquetada y que un voltaje secundario de 12.5V a 115VCA se eleva a 13.6V cuando la tensión de la red de suministro de energía se hace a

125VCA. Por lo que una tensión del condensador de 16V parecería satisfacer el requisito funcional, pero es recomendable emplear el siguiente valor normalizado inmediatamente superior, es decir 50V. El condensador será de 4,700 μ f a 50V.

Para elegir un rectificador existen tres consideraciones, así:

- a) Corriente de sobrecarga.
- b) Corriente continua.
- c) Magnitud de tensión inversa (PIV o PRV).

En este circuito la sobrecarga es:

$$\begin{aligned}I_{sob} &= V_{pico} / R_s \\&= 12.5 / 0.1 \\&= 125 \text{ Amp.}\end{aligned}$$

En lo que respecta a la corriente continua, el regulador está diseñado para una salida de 1 Amp.

La tensión inversa de pico PIV, es la tensión máxima que puede aparecer a través del diodo antes de que se autodestrulla. En este caso se selecciona una con un PIV mínimo de 50V ya que no es extraño tener transitorios de 400V que eleven bruscamente nuestra tensión nominal a 43V. Pero debido a las limitantes comerciales en lo que respecta a dispositivos electrónicos en nuestro país, se seleccionó un rectificador con un PIV de 100V.

Un rectificador adecuado es aquel que tenga un PIV=100V, $I_{cc}=2$ Amp. y $I_{sob} > 125$ Amp.

2.3.2. Regulador de Voltaje.

El regulador de tensión ECG7805 tiene todas las características eléctricas necesarias propias de este diseño, como por ejemplo: $V_{out}=+5V$, $V_{IN(min)}=+7V$, $V_{IN(max)}=+20V$ y $I_{out}=1.0$ Amp. (Ver Anexo 1).

A continuación se muestra en una tabla los resultados de los cálculos para las alimentaciones de -5V y +12V.

Tabla 2.1. Parámetros eléctricos y valores de los dispositivos a utilizar en las alimentaciones de -5V y +12V.

PARAMETROS ELECTRICOS	VOLTAJE DE SALIDA	
	-5V	+12V
V_C (Volts)	10.00	17.00
I_{OUT} (Amps)	0.50	1.00
V_{PIEZO} (Volts)	12.50	21.25
$V_{RECTIFICADO}$ (Volts)	2.50	4.25
$(C_{IN})_{comercial}$	2200 μ f / 50V	3300 μ f / 50V
$(C_{OUT})_{comercial}$	10 μ f / 16V	10 μ f / 16V
Regulador de Voltaje	ECG79M05	ECG7812C

2.3.3. Transformador.

Considerando ahora el transformador, para lo cual se determinaron las caídas de tensión a través de los diversos componentes. Estos valores se utilizan para calcular la tensión secundaria RMS del transformador, con el auxilio de la siguiente fórmula:

$$(V_{SEC})_{RMS} = (V_C + V_{RECTIFICADO} + V_{CAIDA})/\sqrt{2}$$

$V_{RECTIFICADO}$ = Caida de tensión a través de cada diodo (aproximadamente 1V por diodo).

Sustituyendo, tenemos:

a) Para un $V_{OUT} = \pm 5V$

$$(V_{SEC})_{RMS} = (10 + 2.5 + 2.0)/\sqrt{2} = 10.25V$$

b) Para un $V_{OUT} = +12V$

$$(V_{SEC})_{RMS} = (17 + 4.25 + 2.0)/\sqrt{2} = 16V$$

Por lo cual se necesita un transformador 30V y 2 Amp.

En la figura 2.38, se muestra el esquema final de la Fuente de Alimentación para el Laboratorio de Idiomas diseñado.




Figura 2.38. Esquema de la Fuente de Alimentación del Laboratorio de Idiomas.

CONCLUSIONES

- A pesar de que los componentes utilizados en el diseño del Laboratorio de Idiomas son sencillos y fáciles de comprender, vuelven al sistema en uno de los más completos y versátiles en nuestro país.
- En lo que respecta a los dispositivos de conmutación como el 4066, son capaces de manejar señales de Audio, sin problemas de mucha atenuación e inducción de ruido y lo que es más importante, fáciles de manejar por lo que estos dispositivos son muy utilizados en equipos de Audio que requieren comutar señales.
- El prototipo del Laboratorio de Idiomas que se ha construido, se ha diseñado de tal manera que puede ser fácilmente implementado, y se puede utilizar como una iniciativa para consumar la construcción de intercomunicadores dentro de la Escuela, ya que tal como se explica en el resto del documento se han utilizado dispositivos integrados que no necesitan mayor cantidad de dispositivos externos.
- Con los grandes avances de la Ingeniería Eléctrica, se hace posible que con pocos elementos se logre realizar circuiterías complejas, esto se comprueba en las etapas explicadas anteriormente, ya que en lugar de muchos dispositivos discretos, se han colocado dispositivos integrados que hacen que sea mucho más compacta la construcción así como más económica a nivel global.

REFERENCIAS BIBLIOGRAFICAS

- * AMI, MOS, Product Catalog, 1980; American Systems Inc; California, U.S.A..
- * COUGHLIN, ROBERT & DRISCOLL, FREDERICK, Circuitos Integrados Lineales y Amplificadores Operacionales, 1987, Prentice Hall Hispanoamericana, S.A., México, D.F..
- * HILL, FREDERICK & PETERSON, GERALD, Teoría de Comunicación y Diseño Lógico, 1990, Editorial Limusa, México, D.F..
- * MALVINO, ALBERT PAUL, Principios de Electrónica, 1986, McGraw-Hill, México, D.F..
- * MANO, MORRIS, Diseño Digital, 1988, Prentice Hall Hispanoamericana, S.A., México, D.F..
- * MILLMAN, J. & HALKIAS, C., Integrated electronics : Analog and Digital Circuits and Systems, McGraw-Hill, Kogakusha, Ltd. New York, U.S.A..
- * MORALES HERNANDEZ, RIGOBERTO ALFONSO, 1982, Trabajo de graduación "Ingeniería de Sistemas de Audio", 1982, Escuela de Ingeniería Eléctrica, U.E.S., San Salvador, El Salvador.
- * NATIONAL SEMICONDUCTOR, Audio / Radio Handbook, 1980, National Semiconductor Corporation, California, U.S.A..
- * NATIONAL SEMICONDUCTOR, Linear / Integrated Circuit Handboook, 1982, National Semiconductor Corporation, California, U.S.A..
- * SANDS, LEO, Manual del Instalador de Sistemas de Sonido, 1977, Editorial Diana, México, D.F..

- * SCHILLING, DONALD, Circuitos Electrónicos: Discretos e Integrados, 1986, Ediciones Alfaomega, S.A. de C.V., México D.F.
- * TOCCI, RONALD, Sistemas Digitales: Principios y Aplicaciones, 1985, Editorial Prentice Hall Hispanoamericana, S.A. Juárez, México.

CAPITULO III

FABRICACION DE LOS CIRCUITOS IMPRESOS A UTILIZAR EN EL LABORATORIO DE IDIOMAS.

Introducción:

El objetivo del presente trabajo es construir un Laboratorio de Idiomas en su totalidad, es decir, que sea capaz de manejar o controlar a las 15 cabinas que en un inicio se detallarán. La implementación de cualquier diseño electrónico en circuito impreso plantea una serie de dificultades que raras veces son consideradas en textos o trabajos de investigación. Dichas dificultades son más evidentes si el diseño en cuestión, es de dimensiones relativamente considerables y de doble cara, o si se tiene una densidad alta de pistas por pulgada cuadrada en el impreso, si a lo anterior se agrega el problema de no contar con la calidad mínima de materiales a usar, como por ejemplo: tabletas de cobre, herramientas adecuadas y condiciones ambientales no óptimas en el lugar de trabajo.

Debido a lo anterior, la implementación se ha limitado a un determinado grupo de tabletas, es decir, las necesarias para controlar 3 de las 15 cabinas. Para que el laboratorio sea completo se es necesario la fabricación adicional de un número de tabletas que ya han sido elaboradas, por lo tanto, en este capítulo se incluyen los Masters (fotografía elaborada por proceso fotomecánico) que se utilizarán para la elaboración de los circuitos impresos, así como sus respectivas interconexiones, técnicas a utilizar para la fabricación de los Circuitos Impresos y también se detalla una lista de los circuitos integrados con su respectiva ubicación en los impresos.

3.1. Justificación de la distribución de las Tabletas Impresas.

El laboratorio de Idiomas como se ha explicado anteriormente, está diseñado para poder formar 5 grupos de 3 alumnos cada uno, siendo estos grupos independientes entre sí, por lo cual se decidió elaborar 5 tabletas en la que cada una de ellas está constituida por dispositivos que controlan a un grupo de 3 alumnos, es decir, cada una de estas tabletas cuenta con dispositivos propios de control y audio de sus respectivas

cabinas, no incluyendo en ellas ninguna señal relacionada con el instructor.

Debido a esto, fue necesario diseñar una tableta independiente que manejará solamente señales de control y de audio del instructor, entendiendo por esto todo lo que él escuchará, es decir, las señales provenientes de cada una de las 15 cabinas que forman el Laboratorio de Idiomas.

Por lo expuesto anteriormente, y teniendo como finalidad la demostración de poder desarrollar una intercomunicación, así como implementar distintas funciones entre un grupo de alumnos y el instructor, se decidió construir solamente 2 tabletas, una que controla un grupo de 3 alumnos con sus señales respectivas (control y audio), y otra que esté en capacidad de manipular las señales provenientes de cada una de las tres cabinas que forman el grupo, aunque la tableta se encuentra diseñada para manejar la totalidad del "laboratorio" (15 cabinas).

3.1.1. Criterios de diseños para la elaboración del Circuito Impreso de la tableta que controla un grupo de 3 alumnos.

La elaboración de un bosquejo en papel es uno de los primeros pasos que se realizan para asegurar lo qué se está creando, en el cual debido a que el diseño electrónico contiene circuitos integrados tanto analógicos como digitales esta tableta se divide en 3 secciones:

a) Sección Amplificadora de Audio; la cual como su nombre lo indica amplifica las señales provenientes de los micrófonos y grabadoras que activa o controla la sección digital. Esta sección está constituida por los siguientes dispositivos:

- i) Pre-amplificador dual LM381
- ii) Amplificador de potencia LM386N-3

b) Sección digital; controla la conmutación de las distintas funciones que realiza esta tableta (intercomunicación Instructor-Alumno, formación de grupos, etc). Esta sección está constituida por los siguientes dispositivos:

- i) Switch bilateral quad 4066
- ii) Compuerta OR triple de 3 entradas cada una 4075
- iii) Compuerta inversora hex 4069

c) Sección de señalización, encargada de indicarle al instructor por medio de un diodo LED que un alumno en particular desea establecer comunicación con él, recayendo tal función en los siguientes elementos:

- i) Flip-Flop JK dual 7475
- ii) Compuerta Inversora/Buffers hex 4049

La distribución de las anteriores secciones se muestra en la figura 3.1.




Figura 3.1. Distribución de la Tableta que controla un grupo de tres alumnos.

En base a la distribución de las 3 secciones que conforman esta tableta (figura 3.1.) y al bosquejo hecho en papel, se procede al diseño de las pistas en el paquete para la elaboración de circuitos impresos con que cuenta la Escuela de Ingeniería Eléctrica llamado SMARTWORK. El objetivo de trasladar el bosquejo realizado en papel a la computadora, es por la necesidad de obtener el MASTER por proceso fotomecánico, es decir, que después de obtener la impresión del circuito impreso en el Smartwork opción 2X-ARTWORK se procede a la toma fotográfica, obteniendo el "positivo", lo que a la postre sería MASTER. El circuito impreso por ser de doble cara se presentan dos masters, uno para el lado componente y otro para lado soldadura, como se puede ver en las figuras 3.2 y 3.3 respectivamente.

Teniendo estos masters se procede a la elaboración de los circuitos impresos en la tableta de cobre, por medio de la familiar e innovadora técnica artesanal llamada SERIGRAFIA.




Figura 3.2.. Lado Componentes de la Tableta que controla un
un Grupo de tres alumnos.




Figura 3.3. Lado Soldadura de la Tableta que controla un grupo de tres alumnos.

3.1.2. Criterios de diseños para la elaboración del Circuito impreso de la tableta que controla las señales (Control y Audio) que van hacia el instructor.

La elaboración del circuito impreso sigue el mismo procedimiento utilizado en la tableta de control de grupo, es decir, primero se elabora un bosquejo en papel, a continuación tal bosquejo se traslada a la computadora con la ayuda del SMARTWORK, obteniendo una impresión que servirá para la toma fotográfica para lograr el MASTER, que a la postre servirá para la fabricación del circuito impreso en la tableta de cobre por medio de SERIGRAFIA. Los masters que aparecen en las figuras 3.4 y 3.5, corresponden a los utilizados para la elaboración de la tableta que controla las señales provenientes de cada una de las 15 cabinas que conforman el laboratorio (para el caso de 3 cabinas).

Tabla 3.1. (a) y (b) Tabla que presenta los destinos de cada uno de los conectores de interconexión mostrados en las figuras 3.2, 3.3, 3.4 y 3.5.

CONECTOR	CARA DE COMPONENTES		CARA DE SOLDADURA	
	PIN(ES)	ESPECIFICACION A CONECTAR	PIN(ES)	ESPECIFICACION A CONECTAR
1	1 al 8	GND	1 al 7	+ 5V
	10 al 15	+ 12V	9 al 15	- 5V
2	1	AUDIFONO 1	1 al 3	GND
	2	AUDIFONO 2		
	3	AUDIFONO 2		
3	1 al 3	LED 3	1 al 3	D2
	4	L3	4 al 6	D1
	5	L1	7 al 8	D3
	6 al 8	LED 1	9 y 10	S
	9 al 11	LED 2	11 y 12	I
	12	L2		

Tabla 3.1. (Continuación).

4	10	D14	1	D2
	11	D15	2	D1
	12	D12	3	D3
			4	D5
			5	D4
			6	D7
			7	D6
			8	D9
			9	D8
			10	D11
			11	D10
			12	D13
5	10	MICROFONO 3	1	MICROFONO 14
	11	MICROFONO 1	2	MICROFONO 15
	12	MICROFONO 2	3	MICROFONO 12
			4	MICROFONO 13
			5	MICROFONO 10
			6	MICROFONO 11
			7	MICROFONO 8
			8	MICROFONO 9
			9	MICROFONO 6
			10	MICROFONO 7
			11	MICROFONO 4
			12	MICROFONO 3

Tabla 3.1. (Continuación).

6	1 al 6	-5V	1 al 6	+ 5V
	8 al 15	+ 12V	8 al 15	GND

(a)

Tabla 3.1. (Continuación).

CONECTOR	ESPECIFICACION A CONECTAR
P1	MICROFONO 2 Y P6
P2	MICROFONO 1 Y P4
P3	MICROFONO 3 Y P5
P7,8,9	MICROFONO DE INSTRUCTOR
P10	E15
P11	E14
P12	E13
P13	E12
P14	E11
P15	E10
P16	E9
P17	E8
P18	E7
P19	E6
P20	E5
P21	E4
P22	E3
P23	E2



Tabla 3.1. (Continuación).

P24	E1
-----	----

(b)

En lo que respecta a Tabla 3.1 (a) y (b), en ellas aparecen las interconexiones entre las tabletas antes detalladas.

A continuación se muestra la tabla 3.2, la cual especifica el código de cada uno de los circuitos integrados que forman parte integral de los impresos, con el objeto de facilitar la ubicación de ellos en el diagrama general (Anexo 2) y de ahí en el circuito impreso.

Tabla 3.2. Tabla que presenta el código de cada uno de los circuitos integrados que forman parte de los circuitos impresos

CODIGO	DESCRIPCION
IC1, IC2, IC3, IC19	Amplificador de Audio de bajo voltaje 500 mW/9V. LM386N-3
IC5, IC6, IC18	Preamplificador, dual de bajo ruido (112 dB). LM381
IC8, IC9, IC10, IC12, IC13, IC14, IC23	Switch Analógico, Quad. 4066
IC15, IC17	Inversor, hex. 4069
IC16	Compuerta OR triple de tres entradas. 4075
IC4, IC7	Flip-Flop JK dual Maestro esclavo. 7473
IC11	Inversor-Buffer, hex. 4049





FIGURA 3.4. Lado de conexión de la Tableta que conecta las señales digitales.



DISEÑADO POR :
GARCIA ROJAS
Y
VANEGAS FONSECA

CONECTOR 4

CONECTOR 5




Figura 3.5. Lado Soldadura de la Tableta que controla las señales (Control y Audio) que van hacia el Instructor

3.1.3. Técnica utilizada para la fabricación de los Circuitos Impresos.

La fabricación de los circuitos impresos supone el empleo de la unión de dos técnicas:

1. La técnica usada en la Escuela de Ingeniería Eléctrica que involucra el diseño de las pistas en el paquete de computación llamado SMARTWORK y fabricación de los masters por proceso fotomecánico, tomando en cuenta las siguientes recomendaciones:

- El diseño si es posible deberá hacerse de tal forma que en lo que respecta a los circuitos integrados a usar queden en la misma dirección, o si por alguna razón esta cláusula no fuese posible, se aconseja que indiquen en el impreso con alguna marca la posición del pin número uno o utilizando bases para cada circuito integrado. En lo que respecta a los dispositivos discretos como Resistores y Capacitores, en los primeros los códigos de sus valores se deben leer de arriba hacia abajo o de izquierda a derecha, y para los segundos con la marcación de su polaridad visible; tomando en cuenta siempre que la apariencia no debe sacrificar el funcionamiento óptimo de diseño. Todo esto facilita las modificaciones o reparaciones futuras.

- Las líneas de alimentación (Vcc y GND) deberán hacerse más gruesas que las demás líneas a fin de aumentar el área de conductividad que ellas tengan. El paquete Smartwork posee dos tipos de líneas, una gruesa y una delgada, es decir será necesario colocar paralelamente varias líneas de las gruesas para Vcc y GND.

- Es recomendable que cuando se quiera obtener la impresión en el paquete se realice en la opción "2X ARTWORK", ya obtenida se reproducirá en el proceso Fotomecánico para la obtención de sus respectivos masters.

2. La técnica artesanal y casera llamada SERIGRAFIA, la cual tiene como único objetivo trasladar lo que contienen los masters a las tabletas de cobre, para lo cual se recomienda preparar los siguientes elementos:

- a) Seda organza.
- b) Pegá de zapato.
- c) Marco de madera acorde a las medidas del masters.
- d) Pintura no diluyible en agua, preferiblemente que sea diluida con thiners.
- e) Vidrio de dimensiones mayores que las del marco de madera.

f) Squeeze de polyvinil, para poder esparcir uniformemente la pintura en la seda pegada en el marco de madera.

Si no se tiene ningún conocimiento en lo que respecta a esta técnica, es recomendable ceder este trabajo a un especialista en el ramo.

CONCLUSIONES

- Los problemas presentados en la implementación del circuito en tarjeta impresa dió origen a situaciones no previstas en el diseño teórico, debido a que estos son producto de la experiencia de la cual no se tiene mayor información escrita.
- En lo que respecta a los masters o patrones de los circuitos utilizados para la fabricación de las tarjetas impresas del presente trabajo se obtubieron por proceso fotomecánico, debido a que con ello se garantiza una alta resistividad al deterioro, ya que son expuestos a las inclemencias del tiempo (Sol, Agua), a los productos químicos que se utilizan en la SERIGRAFIA, así como a su manipulación excesiva.
- La experiencia adquirida a través del presente trabajo, da la pauta para que la técnica de la elaboración de circuitos impresos sea ampliada, de manera que si por una u otra razón no resultase la técnica empleada tanto en la Escuela de Ingeniería Eléctrica como en COCESNA, se auxiliaran de la serigrafia como una opción más segura y barata.

Conclusiones y Recomendaciones Generales

Conclusiones

- El presente Trabajo de Graduación es una iniciativa a desarrollar en la Escuela de Ingeniería Eléctrica, una cadena de futuros proyectos con el fin de lograr consumar la construcción de equipo de Intercomunicación por estudiantes. Por medio de este trabajo se presenta la idea para que vaya siendo perfeccionada y como consecuencia de ello, será posible que dentro de la Escuela en un corto tiempo tienda a producir en serie equipo de calidad.
- La construcción del Intercomunicador para el Laboratorio de Idiomas a utilizar en COCESNA/ECAA, está diseñado para poder controlar a quince cabinas pero esto no implica que su capacidad de control pueda expandirse, ya que debido a los requerimientos establecidos al inicio de este trabajo relativos a la naturaleza de su implementación, el Laboratorio debería de ser capaz de manipular a un indeterminado número de cabinas, siempre y cuando se hicieran ciertos ajustes, tales como:
 - a) Aumento de la capacidad de suministro de corriente de la fuente.
 - b) Construcción en serie de más tabletas impresas relativas a las que controlan a un grupo de tres cabinas. La cantidad de tabletas impresas dependerá del número de cabinas a controlar, ya que estas serán divisibles por tres, debido a que tres son las cabinas que pude controlar cada tableta.
- El costo general del equipo es relativamente barato en comparación a como se consigue en el mercado externo, por lo que se concluye que al implementar un Laboratorio de Idiomas se compren todos los dispositivos por mayoreo.

RECOMENDACIONES


- Hacer contactos con la Escuela de Idiomas de la UES como con otras instituciones encargadas de la enseñanza de algún idioma en particular, para que si fuese posible llegar a un acuerdo económico o académico entre tales instituciones, la Escuela de Ingeniería Eléctrica y COCESNA para que se les pueda proveer de este sistema.
- Es conveniente también una actualización de la tecnología usada en la fabricación de circuitos impresos usada en la Escuela de Ingeniería Eléctrica como en COCESNA, a fin de hacerla competitiva en futuro cercano. Tal es el caso de contar con un mejor software para el diseño de impresos, con los cuales poder optimizar en un tiempo mínimo su diseño, además de que se posea suficiente bibliografía para el manejo de equipo o materiales utilizados para la fabricación de impresos.
- Se deja como iniciativa al lector usuario, las mejores respectivas, tales como sustitución del control analógico, por uno digital programado, mejoras en la etapa de Audio, etc.
- Se recomienda a la Escuela de Ingeniería Eléctrica incorpore dentro de la rama digital técnicas de construcción de circuitos impresos, como parte integral de los conocimientos de un Ingeniero Electricista.
- Se sugiere que este trabajo sea mejorado por futuras trabajos en la Escuela con el fin de poder así, propagar el área de Sistemas de Audio la cual hasta ahora es poco explorada, con la finalidad de que en futuros trabajos se construyan diseños óptimos de Sistemas de Sonido, los cuales la Escuela está en posibilidad de dar asesoría.

ANEXO 1

Especificaciones Técnicas de los Componentes Utilizados

4049

HEX INVERTING BUFFER & TTL DRIVER



All six buffers may be used independently. The buffers may be used as simple inverters, as voltage translators, or as current drivers for interfacing TTL or other logic.

On any buffer, the input low drives the output high, and vice versa.


The voltage on the 1 pin sets the voltage swing at the output only. Input voltages up to ± 15 volts are safely accepted regardless of the selected output voltage.

With a ± 5 -volt supply on pin 1, the output is TTL compatible. It provides 3.2 milliamperes or a fan-out to two regular TTL gates, or four LS TTL gates.

Note the unusual supply connections. This package should not normally be used with slow-rise-time inputs such as pulse shapers, monostable and astable circuits, etc. The internal power dissipation can become too great in these and other linear applications, particularly at high frequencies and high supply voltages.

Propagation delay is 25 nanoseconds at 10 volts and 35 nanoseconds at 5 volts. Total package current (unloaded) at 1 megahertz is 0.8 millampere at 5 volts and 1.6 milliamperes at 10 volts.

QUAD DIGITAL OR ANALOG BILATERAL SWITCH



All four switches may be used separately or in combination.

On any single switch, when the control voltage equals the pin-7 voltage, the switch remains OFF and behaves as a very high impedance. When the control voltage equals the pin-14 voltage, the switch turns ON and behaves as a nearly linear, bilateral, 90-ohm resistor.

Signals routed through the switch may be digital or analog, but they must never exceed the pin-14 voltage nor go below the pin-7 voltage.

Switches may be shorted together in any pattern, and there is no difference between the input and output terminals of any switch.

For instance, if all four switches are connected with one common terminal, the package may be used as a 1-of-4 data selector, a 1-of-4 data distributor, a 1-of-4 analog commutator, or a 1-of-4 analog multiplexer.

If more than one switch is connected to a common point, external logic usually must guarantee that only one switch is turned on at a time.

Maximum switching frequency is 10 megahertz at 10 volts and 5 megahertz at 5 volts. Package dissipation depends on the loading. Dissipation should be kept under 100 milliwatts total.

This is an improved version of the 4016, having a lower on resistance. However, the 4016 remains a better choice for ultralow-leakage applications such as sample-hold circuits.

See Chapter 7 for more information.

amplifier whose gain can be moderately changed with a potentiometer to compensate for solution temperature. If we only want an analog pH meter, all we have to do is route the output of the 3130 op amp to a center-scale milliammeter through a calibrating potentiometer.




Fig. 7-9. Input circuitry for a digital pH meter.

On the other hand, for a digital display, we want a "7.00" display for zero output voltage. We can get this by summing a stable offset current equal to 700 counts and our pH output converted to a calibrated current, and in turn routing the sum of the two to a current-to-frequency converter followed by a digital display. The circuit of Fig. 4-33A is one possible approach.

Preserving extremely high input impedance is of first importance for this circuit. This means you should use very high quality cable and connectors, such as a BNC type, and that the input resistors should go *directly* to the op-amp pins without being routed through a pc board or other material that may be slightly conductive. This is also one application where a heat sink is strongly recommended, along with a lower supply voltage and adequate air circulation.

A complete digital pH meter is shown in Fig. 7-10. The circuit is calibrated by using standard pH buffer solutions. These solutions are inexpensively available in liquid or tablet form at chemical supply houses.

CMOS ANALOG SWITCHES

Fig. 7-11 shows how we can connect a 4007 into an *analog switch*, either as a single-pole, single-throw switch (Fig. 7-11A) or as a





Fig. 7-10. Digital pH meter using a 3130 op amp.


single-pole, double-throw arrangement (Fig. 7-11B). To build one switch pole, we connect an n-channel and a p-channel transistor essentially in parallel. To turn the switch on, we make the n-channel gate positive and we ground the p-channel gate; to turn the switch off, we do the opposite. In the *on* state, point A is connected to point X. The applied signal voltage can be anything between the supply limits. For low input voltages, the p-channel transistor does most of the conducting. For high input voltages, the n-channel transistor does most of the work. For median input values, both transistors conduct together, each conducting about half of the total current.

The equivalent circuit turns out to be that of Fig. 7-12—an ordinary resistor connected in series with a switch. In the off state, the input is not connected except for a very small leakage current. This current is typically less than one nanoampere. In the on state, the equivalent circuit is simply a low-value resistor. Our switch can handle digital or analog signals of any value or polarity as long as the voltages are within the supply limits.

We call this type of analog switch a *simple* switch. It has some limitations in that the on resistance is rather high (300 to 1500 ohms typically), and the on resistance depends slightly on the polarity




(A) Single-pole, single-throw (spst) switch.



(B) Single-pole, double-throw (spdt) switch.

Fig. 7-11. Analog switches built with a 4007.

Fig. 7-12. Equivalent circuit of an analog switch. A or B may be input or output, and can handle analog or digital signals. All A and B signals and voltages must be between the supply limits. Inputs should not be "force fed" with the supply power off.



and size of the voltage being switched. You can get around these limitations by adding two new transistors to the basic configuration, giving an *improved* analog switch. The improved switch gives a better on resistance (80 to 250 ohms typically) and much less modulation of the on resistance by the input signals. Most of the ready-to-go CMOS analog switches are the improved type. The simple switches remain a good choice where you need absolute minimum leakage values, particularly in the upcoming sample-and-hold examples. Some popular CMOS analog switches are summarized in Table 7-1.

Table 7-1. CMOS Analog Switches

Type	Switching	Circuit	On Resistance	Package
4007	SPST or SPDT	Simple	600Ω	14-Pin
4016	4 SPST	Simple	300Ω	14-Pin
4066	4 SPST	Improved	80Ω	14-Pin
4051	1-of-8*	Improved	120Ω	16-Pin
4052	Dual 1-of-4*	Improved	120Ω	16-Pin
4053	Triple 1-of-2*	Improved	120Ω	16-Pin
4067	1-of-16	Improved	200Ω	24-Pin
4097	Dual 1-of-8	Improved	200Ω	24-Pin

* Translation Internally Available

Some Uses


We can run our analog switches in an *analog* or a *digital mode*. Either way, the switch basically does the same thing. In the digital mode, our supply might typically be ground and +10 volts, and our inputs will also run between ground and +10 volts. In the analog mode, our supplies could be +5 volts and -5 volts, and our switched signals could be bipolar ones referred to ground. Three of the available CMOS analog switches (the 4051, 4052, and 4053) can give us the best of both worlds. They include optional internal *translation* that lets you analog-switch with +5-volt, -5-volt supplies while digitally controlling the switching with 0-volt, +5-volt CMOS signals.

You will find some basic uses for analog switches in Fig. 7-13. Electronic-music preset or stop selection is a good analog switching example, as shown in Fig. 7-13A. Here we pick any of several voices or preset instruments and route them to a combiner. If the combiner is the inverting summing amplifier of Fig. 7-2B, we can sum as many voices together as we like. Another advantage of CMOS analog switches is that the switches can go where the signals are and then be remotely controlled by logic-level "dc" control lines. You don't have to route live signals all over the system using shielded cable.


You can digitally control the gain of an op amp by using analog switches to switch fixed resistor values in place (Fig. 7-13B). More

switches can be added, and the switches can work with either input or feedback resistors. Eight analog switches connected to the parallel output bus of a microcomputer can digitally give us 256 different gain values.


In Fig. 7-13C, we have put an analog switch across the capacitor of our earlier op-amp integrator. Now, if we connect the input resistor to a fixed negative voltage, the virtual ground gives us a constant input current. This current also appears inverted at the output of the op-amp and linearly charges the capacitor in the positive direction. Note that this gives us a linear ramp and not an exponential one. Closing the switch resets the ramp. When the switch is opened, the ramp starts and continues until the switch is once again closed.




(A) Preset or stop selection for electronic music.




(B) Digital control of amplifier gain.




(C) Ramp generator or integrator reset.



(D) Data selector or demultiplexer.



(E) Data distributor or multiplexer.



(F) Digital bandpass filter.

Fig. 7-13. Analog-switch uses.

A 4051 lets us pick one of eight inputs for a common output (Fig. 7-13D) or lets us route one input to eight different outputs (Fig. 7-13E). Thus, the same circuit serves as a data selector or demultiplexer, or as a data distributor and multiplexer. The only difference between the two circuits is what we are calling inputs and outputs, and perhaps whether we are using single-ended or split power supplies.

The tracking digital bandpass filter of Fig. 7-13F is one way to build a digital filter. The capacitors are sequentially connected to ground one at a time so that each capacitor is grounded one-fourth of the time. The switching takes place at four times the intended center frequency so that each capacitor is sampled once during the period of the intended center frequency. The bandwidth is set by the RC values. This is an example of a *comb* filter that also responds to harmonics of the resonance frequency. Changing the switching frequency also changes the resonance frequency. Extra switches and capacitors can be added for better signal-to-noise performance. For instance, a 4051 can be paired with a divide-by-eight counter and driven at eight times the desired center frequency.

A Few Restrictions

As we can see, the no-offset bipolar resistive switching of the CMOS analog switch is a major advance in what we can economically do with electronics. For most circuit applications, you can use analog switches without any major problems cropping up. This is particularly true if your inputs come from the same power supply as the switch does and if you stick with higher values of load resistance.

However, there are some subtle problems with analog switches that you may have to watch for in certain applications:


- *If the inputs still provide positive voltage even with no voltage connected to the analog switch, you can have latching problems and excess current.* You can minimize these problems by making sure the main power supply can drive the load resistance by itself, being sure there is no resistance between the +V pin and the power-supply source, and adding series resistors to the outside-world inputs.
- *For very low values of load resistance, the improved analog switches can give you extra output current that is derived from the positive supply.* This is caused by forward biasing of a substrate in the transistors that are doing the "improving." There are two ways to get around this problem. One way is to keep the load resistance above 3K. The other way is to call the following pins *inputs* when delivering current from an outside source to the output load.

- 4051: pin 3 as input
- 4052: pins 3 or 13 as inputs
- 4053: pins 4, 14, or 15 as inputs
- 4066: pins 2, 3, 9, or 10 as inputs
- 4067: pin 1 as input
- 4097: pins 1 or 17 as inputs


Sample-and-Hold Circuits

A sample-and-hold circuit catches a brief part of an input analog waveform and stores it until the next sample or update command arrives. This is useful in electronic music for remembering the control voltage for a certain key even after the key is released, which in turn lets the decay cycle continue without forgetting which note is decaying. Sample-and-hold circuits are also useful in speech processing and analysis, in the stripping of various multiplexed data channels off a common carrier, in radar signal processing, and in similar applications.

The sample-and-hold circuit of Fig. 7-14 combines a simple analog switch with a CMOS high-input-impedance op amp. Closing the switch causes the capacitor to rapidly charge to its new value. Opening the switch causes the value to be held while the voltage follower gives a low-output-impedance replica of the input. With a good polystyrene or Mylar capacitor, the droop or charge time is very high, particularly when you use a simple analog switch rather than an improved version. The 50-picoampere leakage of the switch and the negligible op-amp input current will give you a droop or drift of about one millivolt per second with the circuit shown. Larger



(A) Basic circuit.



(B) Portamento added for electronic music.

Fig. 7-14. Sample-and-hold circuits.




Fig. 7-15. Electronically variable integrator or low-pass filter.

capacitor values can be used for even lower droop rates. If only a small charging time (called the *aperture time*) is available, the improved analog switches may be the better choice.

Sometimes we may intentionally want to take our time about charging the capacitor. In electronic music, this is called *portamento*, and it imitates slide trombone and other glide effects. Pressing a new key glides or sweeps the note to the new frequency, rather than jumping to it. As Fig. 7-14B shows, all we need do is add a variable resistor in series with the sample and hold to pick up portamento. More elaborate current sources can also be used for linear rather than exponential changes of glide voltage.

Tracking Filters

Electronically varying the cutoff frequency of a filter can be a hassle, especially if lots of sections are involved or if we want to operate over a wide frequency range. Fig. 7-15 shows how analog switches can be used to electronically vary the cutoff frequency of a low-pass filter or the time constant of an integrator. If our switch is closed all of the time, we have an integrator that works with a 100K resistor and a .05- μ F capacitor. But, if we turn the switch rapidly on and off with a 50/50 duty cycle, it looks like we have a 200K resistor instead of a 100K. This is because the actual resistor is only there half the time. Close the switch only one-tenth of the time, and the input resistor looks like one megohm. If we use this technique with a low-pass filter, we have electronically varied the cutoff frequency by a ratio of ten to one as we go from an apparent 100K to one megohm. The beauty of this technique is that when we have several sections, all the sections will track very well, since they are all being driven by the same proportional duty cycle. For best operation, the switching rate has to be much higher than the operating frequencies of the filter.

Microprocessor Data Entry

CMOS analog switches replace tri-state gating in the manual data-entry system for a CMOS microprocessor as shown in Fig. 7-16. The




Fig. 7-16. Manual data entry for a CMOS microprocessor.

inputs to the analog switches go to "1" and "0" selector switches on the front panel. The potential outputs go to the data bus on the microcomputer. The analog switches are activated only when a front-panel address is decoded. At that time, the front-panel settings are force-fed onto the data bus.

Video Combiner for a Game or TV Typewriter

The video combiner of Fig. 7-17 takes serial video, horizontal-sync pulses, and vertical-sync pulses and combines them into 100-ohm, sync-tip-grounded EIA video as shown. Both the sync switches are normally closed. Opening either sync switch unconditionally gives a grounded sync-tip output. Closing the video switch gives a 2-volt white level, while leaving it open gives us a 0.5-volt black level. The half-monostable RC networks on the sync inputs automatically shorten the delayed (for position) sync signals into pulses of the proper width. This is typically 5 microseconds for horizontal pulses and 180 microseconds or so for vertical pulses. Be sure to use the pin numbering sequence shown in Fig. 7-17 to avoid substrate-current problems.

A 10-volt split power supply may be needed if you have to have a 100-ohm output impedance. The same circuit works with a 5-volt power supply if you can use a slightly higher output impedance. The remaining switch may be placed in parallel with the video input,




Fig. 7-17. Composite video output combiner for TV typewriter or video game.

either to increase the output swing or to provide a cursor or underline-white output.

A Scanning ASCII Keyboard Encoder

You can convert the single-key closure on a keyboard into a composite parallel ASCII code by using the circuit in Fig. 7-18. Two-key rollover and debouncing are inherent in this circuit. Compared with existing single-chip encoders available at this writing, the circuit is cheaper; uses much less supply power, and needs only a single +5-volt supply.

The two 4001 gates form a 50-kHz clock that is gated. If the clock is allowed to run, two cascaded binary counters are driven and continuously cycle through all of their counts.

The slower counter is one-of-eight decoded and routed to a 4051 that sequentially connects columns of keyboard characters (usually physically arranged as *q w e r t y*, etc.) to the positive supply. Meanwhile, the faster counter is routed to a second one-of-eight 4051 selector that is monitoring sequential rows of characters. When a key is pressed, the output from +5V through both selectors stops the gated oscillator and holds the count. A delay is produced after the oscillator stops due to the 4070 that gives us a delayed keypressed output. Our "raw" ASCII output and keypressed command are then routed to the logic circuit shown in Fig. 3-34 for control and shift operations and for a choice of keypressed polarity and pulse width.

When the key is released, scanning resumes and continues until a new key is pressed. If a second key is pressed while one key is

already down, nothing happens right away. But, when the first key is released, scanning resumes and then stops at the second key location. This is called *two-key rollover* and it makes faster typing possible with minimum error.




Fig. 7-18. Scanning ASCII keyboard encoder.


CMOS PHASE-LOCKED LOOPS

Moderate-cost analog phase-locked-loop ICs have been available for several years now and have proven extremely useful for solving all sorts of hard-to-do circuit problems easily and simply.

The .4046 is a CMOS phase-locked loop. It does many of the things the earlier PLLs did, over a frequency range from subaudio to 1

4069

HEX INVERTER



TOP VIEW.


All six inverters may be used independently.

On any inverter, a low input provides a high output, and vice versa.

This is a "low-power" version of the 4049. It will not directly drive regular TTL, nor can it be used for voltage translation.

In addition, this device is only singly buffered, which means the 4069B will perform no better in astable and pulse circuits than ordinary A-series devices. Thus, while the 4069B has the output drive typical of other B-series devices, it has far less internal gain.

Propagation delay is 25 nanoseconds at 10 volts and 50 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 milliamperere at 5 volts and 1 milliamperere at 10 volts.

TRIPLE 3-INPUT OR GATE

TOP VIEW


All three positive-logic OR gates may be used independently.

On any one gate, one or more inputs high provides a high output. With all three inputs low, the output will be low.

Propagation delay is 80 nanoseconds at 10 volts and 190 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 millampere at 5 volts and 1 millampere at 10 volts.

4514

1-OF-16 DECODER, HIGH OUTPUT



This package contains a latch followed by a 1-of-16 decoder. It may be used to generate one output out of sixteen high as a decoder or can be used to distribute positive-logic data to one of sixteen outputs.

In normal operation, the Follow input is made high and the Inhibit input is grounded. An input code weighted $A = 1$, $B = 2$, $C = 4$, and $D = 8$ selects the desired output. For instance, code 1101 will select output 13. The selected output goes high; the rest remain low.

Making the Inhibit pin positive forces all outputs to ground. The Inhibit may also be used as a data input whose complement will appear at the output.

If the Follow input is grounded, the state of the A, B, C, and D input lines is internally stored. Note that this is a hold-follow logic and NOT a D-type input. Address changes immediately appear at the output when Follow is high. When Follow is low, the last address is internally stored.

Propagation delay times are 800 nanoseconds at 5 volts and 300 nanoseconds at 10 volts.

Supply current is 1 millampere at 5 volts and 2 milliamperes at 10 volts for a 1-megahertz clocking frequency.



LM386 Low Voltage Audio Power Amplifier

General Description

The LM386 is a power amplifier designed for use in low voltage consumer applications. The gain is internally set to 20 to keep external part count low, but the addition of an external resistor and capacitor between pins 1 and 8 will increase the gain to any value up to 200.

The inputs are ground referenced while the output is automatically biased to one half the supply voltage. The quiescent power drain is only 24 milliwatts when operating from a 6 volt supply, making the LM386 ideal for battery operation.

Features



- Battery operation
- Minimum external parts
- Wide supply voltage range 4V–12V or 5V–18V
- Low quiescent current drain 4 mA

- Voltage gains from 20 to 200
- Ground referenced input
- Self-centering output quiescent voltage
- Low distortion
- Eight pin dual-in-line package

Applications

- AM-FM radio amplifiers
- Portable tape player amplifiers
- Intercoms
- TV sound systems
- Line drivers
- Ultrasonic drivers
- Small servo drivers
- Power converters


Equivalent Schematic and Connection Diagrams




Order Number LM386N-1,
LM386N-3 or LM386N-4
See NS Package N08B

Typical Applications

Amplifier with Gain = 20
Minimum Parts



Amplifier with Gain = 200



Absolute Maximum Ratings

Supply Voltage (LM386N)	15V	Storage Temperature	-65°C to +150°C
Supply Voltage (LM386N-4)	22V	Operating Temperature	0°C to +70°C
Package Dissipation (Note 1) (LM386N-4)	1.25W	Junction Temperature	+150°C
Package Dissipation (Note 2) (LM386)	660 mW	Lead Temperature (Soldering, 10 seconds)	+300°C
Input Voltage	±0.4V		

Electrical Characteristics $T_A = 25^\circ\text{C}$

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage (V_S)					
LM386		4		12	V
LM386N-4		5		18	V
Quiescent Current (I_Q)	$V_S = 6\text{V}, V_{IN} = 0$		4	8	mA
Output Power (P_{OUT})					
LM386N-1	$V_S = 6\text{V}, R_L = 8\Omega, \text{THD} = 10\%$	250	325		mW
LM386N-3	$V_S = 9\text{V}, R_L = 8\Omega, \text{THD} = 10\%$	500	700		mW
LM386N-4	$V_S = 16\text{V}, R_L = 32\Omega, \text{THD} = 10\%$	700	1000		mW
Voltage Gain (A_V)					
	$V_S = 6\text{V}, f = 1\text{ kHz}$		26		dB
	$10\mu\text{F}$ from Pin 1 to 8		46		dB
Bandwidth (BW)	$V_S = 6\text{V}, \text{Pins 1 and 8 Open}$		300		kHz
Total Harmonic Distortion (THD)	$V_S = 6\text{V}, R_L = 8\Omega, P_{OUT} = 125\text{ mW}$		0.2		%
	$f = 1\text{ kHz}, \text{Pins 1 and 8 Open}$				
Power Supply Rejection Ratio (PSRR)	$V_S = 6\text{V}, f = 1\text{ kHz}, C_{BYPASS} = 10\mu\text{F}$		50		dB
	Pins 1 and 8 Open, Referred to Output				
Input Resistance (R_{IN})			50		kΩ
Input Bias Current (I_{BIAS})	$V_S = 6\text{V}, \text{Pins 2 and 3 Open}$		250		nA

Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 100°C/W junction to ambient.

Note 2: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 187°C junction to ambient.

Application Hints**GAIN CONTROL**

To make the LM386 a more versatile amplifier, two pins (1 and 8) are provided for gain control. With pins 1 and 8 open the 1.35 kΩ resistor sets the gain at 20 (26 dB). If a capacitor is put from pin 1 to 8, bypassing the 1.35 kΩ resistor, the gain will go up to 200 (46 dB). If a resistor is placed in series with the capacitor, the gain can be set to any value from 20 to 200. Gain control can also be done by capacitively coupling a resistor (or FET) from pin 1 to ground.

Additional external components can be placed in parallel with the internal feedback resistors to tailor the gain and frequency response for individual applications. For example, we can compensate poor speaker bass response by frequency shaping the feedback path. This is done with a series RC from pin 1 to 5 (paralleling the internal 15 kΩ resistor). For 6 dB effective bass boost: $R \cong 15\text{ k}\Omega$, the lowest value for good stable operation is $R = 10\text{ k}\Omega$ if pin 8 is open. If pins 1 and 8 are bypassed then R as low as 2 kΩ can be used. This restriction is because the amplifier is only compensated for closed-loop gains greater than 9.










INPUT BIASING

The schematic shows that both inputs are biased to ground with a 50 kΩ resistor. The base current of the input transistors is about 250 nA, so the inputs are at about 12.5 mV when left open. If the dc source resistance driving the LM386 is higher than 250 kΩ it will contribute very little additional offset (about 2.5 mV at the input, 50 mV at the output). If the dc source resistance is less than 10 kΩ, then shorting the unused input to ground will keep the offset low (about 2.5 mV at the input, 50 mV at the output). For dc source resistances between these values we can eliminate excess offset by putting a resistor from the unused input to ground, equal in value to the dc source resistance. Of course all offset problems are eliminated if the input is capacitively coupled.

When using the LM386 with higher gains (bypassing the 1.35 kΩ resistor between pins 1 and 8) it is necessary to bypass the unused input, preventing degradation of gain and possible instabilities. This is done with a 0.1 μF capacitor or a short to ground depending on the dc source resistance on the driven input.

LM386

Typical Performance Characteristics



LM381/LM381A



National
Semiconductor

LM381/LM381A Low Noise Dual Preamplifier

General Description

The LM381/LM381A is a dual preamplifier for the amplification of low level signals in applications requiring optimum noise performance. Each of the two amplifiers is completely independent, with individual internal power supply decoupling-regulator, providing 120 dB supply rejection and 60 dB channel separation. Other outstanding features include high gain (112 dB), large output voltage swing ($V_{CC} \sim 2V$ p-p), and wide power bandwidth (75 kHz, 20 V_{p-p}). The LM381/LM381A operates from a single supply across the wide range of 9 to 40V.

Either differential input or single ended input configurations may be selected. The amplifier is internally compensated with the provision for additional external compensation for narrow band


Audio/Radio Circuits

applications. For additional information see A7464, AN-104.


Features

- Low Noise - .5 μ V total input noise
- High Gain - 112 dB open loop
- Single Supply Operation
- Wide supply range 9-40V
- Power supply rejection 120 dB
- Large output voltage swing ($V_{CC} \sim 2V$ p-p)
- Wide bandwidth 15 MHz unity gain
- Power bandwidth 75 kHz, 20 V_{p-p}
- Internally compensated
- Short circuit protected

Schematic and Connection Diagrams




Dual-In-Line Package




Order Number LM381N or LM381AN
See NS Package N14A


Typical Applications




Typical Tape Playback Amplifier



Typical Magnetic Phono Preamp



Two-Pole Fast Turn-On NAB Tape Preamp



Audio Mixer

Absolute Maximum Ratings











Supply Voltage	+40V
Power Dissipation (Note 1)	715 mW
Operating Temperature Range	0°C to 70°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 sec)	300°C

Electrical Characteristics $T_A = 25^\circ\text{C}$, $V_{CC} = 14\text{V}$, unless otherwise stated.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Voltage Gain	Open Loop (Differential Input), $f = 100\text{ Hz}$	160,000			V/V
	Open Loop (Single Ended), $f = 100\text{ Hz}$	320,000			V/V
Supply Current	V_{CC} 9 to 40V, $R_L = \infty$		10		mA
Input Resistance (Positive Input)			100		k Ω
(Negative Input)			200		k Ω
Input Current (Negative Input)			0.5		μA
Output Resistance	Open Loop		150		Ω
Output Current	Source		8		mA
	Sink		2		mA
Output Voltage Swing	Peak-to-Peak		$V_{CC} - 2$		V
Unity Gain Bandwidth			15		MHz
Power Bandwidth	20 V _{p-p} ($V_{CC} = 24\text{V}$)		75		kHz
Maximum Input Voltage			300		mVrms
Supply Rejection Ratio	$f = 1\text{ kHz}$		120		dB
Channel Separation	$f = 1\text{ kHz}$		60		dB
Total Harmonic Distortion	60 dB Gain, $f = 1\text{ kHz}$		0.1		%
Total Equivalent Input Noise	$R_S = 600\Omega$, 10 – 10,000 Hz (Single Ended Input, Flat Gain Circuit, $A_V = 1000$)		0.5	0.7	μVrms
LM381A			0.5	1.0	μVrms
LM381					

LM381/LM381A

Typical Performance Characteristics



54/74 FAMILIES OF COMPATIBLE TTL CIRCUITS



PIN ASSIGNMENTS (TOP VIEWS)

QUADRUPLE 2-INPUT POSITIVE-NAND GATES

00

positive logic:
 $Y = AB$

See page 6-2



SN5400 (J) SN7400 (J, N)
SN54H00 (J) SN74H00 (J, N)
SN54L00 (J) SN74L00 (J, N)
SN54LS00 (J, W) SN74LS00 (J, N)
SN54S00 (J, W) SN74S00 (J, N)

SN5400 (W) SN54H00 (W)
SN54L00 (T) SN74L00 (T)




QUADRUPLE 2-INPUT POSITIVE-NAND GATES WITH OPEN-COLLECTOR OUTPUTS

01

positive logic:
 $Y = AB$

5

See page 6-4




SN54H01 (J) SN74H01 (J, N)

QUADRUPLE 2-INPUT POSITIVE-NOR GATES


02

positive logic:
 $Y = \bar{A} + \bar{B}$

See page 6-8



SN5402 (J) SN7402 (J, N)
SN54L02 (J) SN74L02 (J, N)
SN54LS02 (J, W) SN74LS02 (J, N)
SN54S02 (J, W) SN74S02 (J, N)



SN5402 (W) SN54L02 (T)

POSITIVE-NAND GATES AND INVERTERS WITH TOTEM-POLE OUTPUT

TEXAS INSTRUMENTS

POST OFFICE BOX 5012 - DALLAS, TEXAS 75222
INCORPORATED

6-2

recommended operating conditions

	54 FAMILY 74 FAMILY	SERIES 54 SERIES 74			SERIES 54H SERIES 74H			SERIES 54L SERIES 74L			SERIES 54LS SERIES 74LS			SERIES 54S SERIES 74S			UNIT	
		'00, '04, '10, '20, '30			'H00, 'H04, 'H10, 'H20, 'H30			'L00, 'L04, 'L10, 'L20, 'L30			'LS00, 'LS04, 'LS10, 'LS10, 'LS20, 'LS30			'S00, 'S04, 'S10, 'S20, 'S30, 'S133				
		MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX		
Supply voltage, V _{CC}	54 Family 74 Family	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	4.5	5	5.5	V	
High-level output current, I _{OH}	54 Family 74 Family	-400	-	-600	-	-100	-	-400	-	-1000	-	-400	-	-1000	-	-	mA	
Low-level output current, I _{OL}	54 Family 74 Family	16	-	20	-	2	-	4	-	20	-	8	-	20	-	-	mA	
Operating free-air temperature, T _A	54 Family 74 Family	-55	125	-55	125	-55	125	-55	125	-55	125	-55	125	125	125	125	°C	
		0	/	70	0	70	0	70	0	70	0	70	0	70	0	70		

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS ¹	SERIES 54 SERIES 74			SERIES 54H SERIES 74H			SERIES 54L SERIES 74L			SERIES 54LS SERIES 74LS			SERIES 54S SERIES 74S			UNIT	
			'00, '04, '10, '20, '30			'H00, 'H04, 'H10, 'H20, 'H30			'L00, 'L04, 'L10, 'L20, 'L30			'LS00, 'LS04, 'LS10, 'LS10, 'LS20, 'LS30			'S00, 'S04, 'S10, 'S20, 'S30, 'S133				
			MIN	TYP ²	MAX	MIN	TYP ²	MAX	MIN	TYP ²	MAX	MIN	TYP ²	MAX	MIN	TYP ²	MAX		
V _{IH} High-level input voltage	1, 2		-2	2	2	2	2	2	2	2	2	2	2	2	2	2	V		
V _{IL} Low-level input voltage	1, 2		0.8	0.8	0.8	0.7	0.7	0.7	0.8	0.8	0.8	0.8	0.8	0.8	0.8	0.8	V		
V _{IK} Input clamp voltage	3	V _{CC} = MIN, I _I = b	-1.5	-1.5	-1.5	-	-	-	-	-	-	-1.5	-	-1.2	-	-1.2	V		
V _{OH} High-level output voltage	1	V _{CC} = MIN, V _{IL} = V _{IL} max, I _{OH} = MAX	2.4	3.4	2.4	3.5	2.4	3.3	2.5	3.4	2.5	3.4	2.5	3.4	2.5	3.4	V		
V _{OL} Low-level output voltage	2	V _{CC} = MIN, I _{OL} = MAX, V _{IL} = 2 V	0.2	0.4	0.2	0.4	0.15	0.3	0.25	0.4	0.25	0.4	0.25	0.4	0.25	0.4	V		
		I _{OL} = 4 mA Series 74LS	0.2	0.4	0.2	0.4	0.2	0.4	0.25	0.5	0.25	0.5	0.25	0.5	0.25	0.5	V		
I _I Input current at maximum input voltage	4	V _{CC} = MAX	V _I = 5.5 V	1	1	1	1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	mA		
			V _I = 7 V														mA		
I _{II} High-level input current	4	V _{CC} = MAX	V _{IH} = 2.4 V	40	50	10	10	20	20	20	20	20	20	20	20	20	μA		
			V _{IH} = 2.7 V														μA		
I _{IL} Low-level input current	5	V _{CC} = MAX	V _{IL} = 0.3 V	-	-	-	-	-0.18	-0.18	-0.18	-0.18	-0.18	-0.18	-0.18	-0.18	-0.18	mA		
			V _{IL} = 0.4 V	-1.6	-2	-2	-2	-	-	-	-	-	-	-	-	-	mA		
			V _{IL} = 0.5 V														mA		
I _{OS} Short-circuit output current ³	6	V _{CC} = MAX	54 Family	-20	-55	-40	-100	-3	-15	-20	-100	-40	-100	-40	-100	-40	mA		
			74 Family	-18	-55	-40	-100	-3	-15	-20	-100	-40	-100	-40	-100	-40	mA		
I _{CC} Supply current	7	V _{CC} = MAX	See table on inner page															mA	

¹ Test conditions shown as 25°C or 55°C, unless otherwise noted.

logic

FUNCTION TABLE
(Each Latch)

INPUTS	OUTPUTS
D	Q Q̄
L H	L H
H H	H L
X L	Q ₀ Q̄ ₀

H = high level, L = low level, X = irrelevant

Q₀ = the level of Q before the high-to-low transition of G

description

These latches are ideally suited for use as temporary storage for binary information between processing units and input/output or indicator units. Information present at a data (D) input is transferred to the Q output when the enable (G) is high and the Q output will follow the data input as long as the enable remains high. When the enable goes low, the information (that was present at the data input at the time the transition occurred) is retained at the Q output until the enable is permitted to go high.

The '75, 'L75, and 'LS75 feature complementary Q and Q̄ outputs from a 4-bit latch, and are available in various 16-pin packages. For higher component density applications, the '77, 'L77, and 'LS77 4-bit latches are available in 14-pin flat packages.


These circuits are completely compatible with all popular TTL or DTL families. All inputs are diode-clamped to minimize transmission-line effects and simplify system design. Series 54, 54L, and 54LS devices are characterized for operation over the full military temperature range of -55°C to 125°C; Series 74, 74L, and 74LS devices are characterized for operation from 0°C to 70°C.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)


Supply voltage, V _{CC} (see Note 1)	7 V
Input voltage: '75, 'L75, '77, 'L77 'L75, 'LS77	5.5 V
Interemitter voltage (see Note 2)	7 V
Operating free-air temperature range: SN54, SN54L, SN54LS Circuits SN74, SN74L, SN74LS Circuits	-55°C to 125°C
Storage temperature range	0°C to 70°C
	-65°C to 150°C

NOTES: 1. Voltage values, except interemitter voltage, are with respect to network ground terminal.
2. This is the voltage between two emitters of a multiple-emitter input transistor and is not applicable to the 'LS75 and 'LS77.

SN5475, SN54L75 . . . W PACKAGE
SN5475, SN54L75 . . . T PACKAGE
SN7475, SN74L75, SN74LS75 . . . J OR N PACKAGE
(TOP VIEW)



SN5477, SN54L77 . . . W PACKAGE
SN54L77, SN74L77 . . . T PACKAGE




NC—No internal connection

**TYPES SN5475, SN5477, SN54L75, SN54L77, SN54LS75, SN54LS77,
SN7475, SN74L75, SN74L77, SN74LS75**
4-BIT BISTABLE LATCHES



REVISED OCTOBER 1978

functional block diagrams (each latch)

'75, '77, 'L75, 'L77




ENABLE DATA




schematics of inputs and outputs

'75, '77




Data: Req = 2 k Ω NOM
Enable: Req = 1 k Ω NOM

'L75, 'L77




Data: Req = 4 k Ω NOM
Enable: Req = 2 k Ω NOM

'LS75, 'LS77




Data: Req = 17 k Ω
Enable: Req = 4.2 k Ω

'75, '77




TYPICAL OF ALL OUTPUTS

'L75, 'L77



TYPICAL OF ALL OUTPUTS



TYPES SN5475, SN5477, SN7475 4-BIT BISTABLE LATCHES

recommended operating conditions

	SN5475, SN5477			SN7475			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μA
Low-level output current, I_{OL}			16			16	mA
Width of enabling pulse, t_w		20			20		ns
Setup time, t_u		20			20		ns
Hold time, t_h		5			5		ns
Operating free-air temperature, T_A	-55	125	0	70			$^{\circ}C$

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS [†]		MIN	TYP [‡]	MAX	UNIT
V_{IH} High-level input voltage				2		V
V_{IL} Low-level input voltage					0.8	V
V_{IK} Input clamp voltage		$V_{CC} = \text{MIN}, I_I = -12 \text{ mA}$			-1.5	V
V_{OH} High-level output voltage		$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -400 \mu A$	2.4	3.4		V
V_{OL} Low-level output voltage		$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 16 \text{ mA}$		0.2	0.4	V
I_I Input current at maximum input voltage		$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$		1		mA
I_{IH} High-level input current	D input	$V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$		80		μA
	G input			160		
I_{IL} Low-level input current	D input	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$		-3.2		mA
	G input			-6.4		
I_{OS} Short-circuit output current [§]		$V_{CC} = \text{MAX}$	SN54 [¶]	-20	-87	mA
			SN74 [¶]	-18	-57	
I_{CC} Supply current		$V_{CC} = \text{MAX}, \text{See Note 3}$	SN54 [¶]	32	46	mA
			SN74 [¶]	32	53	

[†]For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

[‡]All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^{\circ}\text{C}$.

[§]Not more than one output should be shorted at a time.

NOTE 3: I_{CC} is tested with all inputs grounded and all outputs open.

switching characteristics, $V_{CC} = 5 \text{ V}$, $T_A = 25^{\circ}\text{C}$

PARAMETER [○]	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH}	D	Q	$C_L = 15 \text{ pF}, R_L = 400 \Omega, \text{See Figure 1}$	16	30		ns
t_{PHL}		\bar{Q}		14	25		ns
t_{PLH}^1		D		24	40		ns
t_{PHL}^1		\bar{Q}		7	10		ns
t_{PLH}		Q		16	30		ns
t_{PHL}		\bar{Q}		7	15		ns
t_{PLH}^1		Q		16	30		ns
t_{PHL}^1		\bar{Q}		7	15		ns

[○] t_{PLH} = propagation delay time, low-to-high-level output

[○] t_{PHL} = propagation delay time, high-to-low-level output

[¶]These parameters are not applicable for the SN5477.

TYPES SN54L75, SN54L77, SN74L75, SN74L77 4-BIT BISTABLE LATCHES

recommended operating conditions

	SN54L75, SN54L77			SN74L75, SN74L77			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	6.5	4.75	5	5.25	V
High-level output current, I _{OH}			-200			-200	μA
Low-level output current, I _{OL}			8			8	mA
Width of enabling pulse, t _w	100			100			ns
Setup time, t _{su}		40			40		ns
Hold time, t _h		10			10		ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS [†]		MIN	TYP [‡]	MAX	UNIT	
	D input	G input					
V _{IH} High-level input voltage				2		V	
V _{IL} Low-level input voltage					0.8	V	
V _{IK} Input clamp voltage			V _{CC} = MIN, I _I = -12 mA		-1.5	V	
V _{OH} High-level output voltage			V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -200 μA	2.4	3.4	V	
V _{OL} Low-level output voltage			V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 8 mA		0.2	0.4	V
I _I Input current at maximum input voltage			V _{CC} = MAX, V _I = 5.5 V		1	mA	
I _{IH} High-level input current	D input	V _{CC} = MAX, V _I = 2.4 V			40	μA	
	G input				80		
I _{IL} Low-level input current	D input	V _{CC} = MAX, V _I = 0.4 V			-1.6	mA	
	G input				-3.2		
I _{OS} Short-circuit output current [§]			V _{CC} = MAX	SN54L'	-10	-29	mA
				SN74L'	-9	-29	
I _{CC} Supply current			V _{CC} = MAX, See Note 3	SN54L'	16	23	mA
				SN74L'	16	27	

[†]For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

[‡]All typical values are at V_{CC} = 5 V, T_A = 25°C.

[§]Not more than one output should be shorted at a time.

NOTE 3: I_{CC} is tested with all inputs grounded and all outputs open.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER [¶]	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
				CL = 15 pF, R _L = 800 Ω, See Figure 1			
t _{PLH}	D	Q		32	60		ns
t _{PHL}		Q		28	50		
t _{PLH} ¹	D	Q		48	80		ns
t _{PHL} ¹		Q		14	30		
t _{PLH}	G	Q		32	60		ns
t _{PHL}		Q		14	30		
t _{PLH} ¹	G	Q		32	60		ns
t _{PHL} ¹		Q		14	30		

[¶]t_{PLH} = propagation delay time, low-to-high-level output

[¶]t_{PHL} = propagation delay time, high-to-low-level output

[¶]These parameters are not applicable for the SN54L77 and SN74L77.

TYPES SN54LS75, SN54LS77, SN74LS75 4-BIT BISTABLE LATCHES

recommended operating conditions

	SN54LS75 SN54LS77			SN74LS75			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μA
Low-level output current, I_{OL}			4			8	mA
Width of enabling pulse, t_w	20			20			ns
Setup time, t_{su}	20			20			ns
Hold time, t_h	0			0			ns
Operating free-air temperature, T_A	-55		125	0		70	$^{\circ}C$

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS [†]	SN54LS75 SN54LS77			SN74LS75			UNIT
		MIN	TYP [‡]	MAX	MIN	TYP [‡]	MAX	
V_{IH} High-level input voltage		2			2			V
V_{IL} Low-level input voltage			0.7			0.8		V
V_{IK} Input clamp voltage	$V_{CC} = \text{MIN}$, $I_I = -18 \text{ mA}$			-1.5			-1.5	V
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = V_{IL \text{ max}}$, $I_{OH} = -400 \mu A$	2.5	3.5		2.7	3.5		V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2 \text{ V}$, $V_{IL} = V_{IL \text{ max}}$	$I_{OL} = 4 \text{ mA}$	0.25	0.4	0.25	0.4		V
		$I_{OL} = 8 \text{ mA}$			0.35	0.5		
I_I Input current at maximum input voltage	$V_{CC} = \text{MAX}$, $V_I = 7 \text{ V}$	D input	0.1		0.1			mA
		G input	0.4		0.4			
I_{IH} High-level input current	$V_{CC} = \text{MAX}$, $V_I = 2.7 \text{ V}$	D input	20		20			μA
		G input	80		80			
I_{IL} Low-level input current	$V_{CC} = \text{MAX}$, $V_I = 0.4 \text{ V}$	D input	-0.4		-0.4			mA
		G input	-1.6		-1.6			
I_{OS} Short-circuit output current [§]	$V_{CC} = \text{MAX}$		-20	-100	-20	-100		mA
I_{CC} Supply current	$V_{CC} = \text{MAX}$, See Note 2	'LS75	6.3	12	6.3	12		mA
		'LS77	6.9	13				

[†]For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

[‡]All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^{\circ}\text{C}$.

[§]Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

NOTE 2: I_{CC} is tested with all inputs grounded and all outputs open.

switching characteristics, $V_{CC} = 5 \text{ V}$, $T_A = 25^{\circ}\text{C}$

PARAMETER [¶]	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'LS75		'LS77		UNIT	
				MIN	TYP	MAX	MIN		
t_{PLH}^{\wedge}	D	Q		15	27		11	19	ns
t_{PHL}^{\wedge}				9	17		9	17	ns
t_{PLH}^{\wedge}	D	\bar{Q}		12	20				ns
t_{PHL}^{\wedge}				7	15				ns
t_{PLH}^{\wedge}	G	Q		16	27		10	18	ns
t_{PHL}^{\wedge}				14	25		10	18	ns
t_{PLH}^{\wedge}	G	\bar{Q}		16	30				ns
t_{PHL}^{\wedge}				7	15				ns


[¶] t_{PLH}^{\wedge} propagation delay time, low-to-high-level output

[¶] t_{PHL}^{\wedge} propagation delay time, high-to-low-level output

**TYPES SN5475, SN5477, SN54L75, SN54L77, SN54LS75, SN54LS77,
SN7475, SN74L75, SN74L77, SN74LS75
4-BIT BISTABLE LATCHES**

PARAMETER MEASUREMENT INFORMATION

switching characteristics



VOLTAGE WAVEFORMS

NOTES: A. The pulse generators have the following characteristics: $Z_{out} \approx 50 \Omega$; for pulse generator A, PRR ≤ 500 kHz; for pulse generator B, PRR ≤ 1 MHz. Positions of D and G input pulses are varied with respect to each other to verify setup times.

B. C_L includes probe and jig capacitance.

C. All diodes are 1N3064.

D. When measuring propagation delay times from the D input, the corresponding G input must be held high.



E. For '75, '77, 'L75, and 'L77, $V_{ref} = 1.5$ V; for 'LS75 and 'LS77, $V_{ref} = 1.3$ V.

*Complementary Q outputs are on the '75, 'L75, and 'LS75 only.

FIGURE 1



SN74147, SN74148, SN74LS147, SN74LS148,
SN74147, SN74148 (TMS9907), SN74LS147, SN74LS148
10-LINE-TO-4-LINE AND 8-LINE-TO-3-LINE PRIORITY ENCODE

functional block diagrams



**TYPES SN54147, SN54148, SN54LS147, SN54LS148,
SN74147, SN74148 (TIN9907) SN74LS147, SN74LS148**
4-LINE-TO-4-LINE AND 8-LINE-TO-3-LINE PRIORITY ENCODERS

Inputs and outputs



Maximum ratings over operating free-air temperature range (unless otherwise noted)

V _{CC} (see Note 1)	7 V
147, '148	5.5 V
LS147, 'LS148	7 V
'148 only (see Note 2)	5.5 V
Temperature range: SN54*, SN54LS Circuits	-55°C to 125°C
SN74*, SN74LS Circuits	0°C to 70°C
Temperature range	-65°C to 150°C

* Maximum power, except intermitter voltage, are with respect to network ground terminal.

† The voltage between two emitters of a multiple-emitter transistor. For '148 circuits, this rating applies between any two of the single data lines, 0 through 7.

Operating conditions

	SN54*			SN74*			SN54LS*			SN74LS*			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	MIN	NOM	MAX	
Supply current, I _{CC}	4.5	5	5.5	4.75	5	5.25	4.5	5	5.5	4.75	5	5.25	V
Supply current, I _{OH}			-800			-800			-400			-400	μA
Supply current, I _{OL}			16			16			4			8	mA
Temperature, T _A	-55	125	0	70	-55	125	0	70	70				°C

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

**TYPES SN54147, SN54148, SN74147, SN74148 (TUM999U),
10-LINE-TO-4-LINE AND 8-LINE-TO-3-LINE PRIORITY ENCODE**

electrical characteristics over recommended operating free-air temperature range (unless otherwise specified)

PARAMETER	TEST CONDITIONS [†]	'147		
		MIN	TYP [‡]	MAX
V _{IH} High-level input voltage		2	3	4
V _{IL} Low-level input voltage			0.8	1.0
V _{IK} Input clamp voltage	V _{CC} = MIN, I _I = -12 mA		-1.6	-2.0
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -800 μ A	2.4	3.3	3.6
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 16 mA	0.2	0.4	0.6
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 5.6 V		1	2
I _{IH} High-level input current	0 input	V _{CC} = MAX, V _I = 2.4 V		40
	Any input except 0			
I _{IL} Low-level input current	0 input	V _{CC} = MAX, V _I = 0.4 V		-1.6
	Any input except 0			
I _{OS} Short-circuit output current [§]		V _{CC} = MAX,	Condition 1	50
		See Note 3	Condition 2	62
I _{CC} Supply current				65

NOTE 3: For '147, I_{CC} (condition 1) is measured with input 7 grounded, other inputs and outputs open; I_{CC} (condition 2) is measured with all inputs and outputs open. For '148, I_{CC} (condition 1) is measured with inputs 7 and E1 grounded, other inputs and outputs open.

[†]For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

[‡]All typical values are at V_{CC} = 5 V, T_A = 25°C.

[§]Not more than one output should be shorted at a time.

SN54147, SN74147 switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER [¶]	FROM (INPUT)	TO (OUTPUT)	WAVEFORM	TEST CONDITIONS	MIN	TOP
					CL = 15 pF, RL = 400 Ω ,	See Note 4
I _{PLH}	Any	Any	In-phase output		6	10
I _{PHL}					6	10
I _{PLH}	Any	Any	Out-of-phase output		6	10
I _{PHL}					6	10

SN54148, SN74148 switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER [¶]	FROM (INPUT)	TO (OUTPUT)	WAVEFORM	TEST CONDITIONS	MIN	TOP
					CL = 15 pF, RL = 400 Ω , See Note 4	See Note 4
I _{PLH}	0 thru 7	A0, A1, or A2	In-phase output		6	10
I _{PHL}					6	10
I _{PLH}	0 thru 7	A0, A1, or A2	Out-of-phase output		6	10
I _{PHL}					6	10
I _{PLH}	0 thru 7	EO	Out-of-phase output		6	10
I _{PHL}					6	10
I _{PLH}	0 thru 7	GS	In-phase output		6	10
I _{PHL}					6	10
I _{PLH}	E1	A0, A1, or A2	In-phase output		6	10
I _{PHL}					6	10
I _{PLH}	E1	GS	In-phase output		6	10
I _{PHL}					6	10
I _{PLH}	E1	EO	In-phase output		6	10
I _{PHL}					6	10

[¶]I_{PLH} = propagation delay time, low-to-high-level output

[¶]I_{PHL} = propagation delay time, high-to-low level output

NOTE 4: Load circuits and waveforms are shown on page 3-10.

4-LINE-TO-4-LINE AND 8-LINE-TO-3-LINE PRIORITY ENCODERS

REVISED AUGUST 1977

Characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS [†]	SN54LS'		SN74LS'		UNIT
		MIN	TYP [‡]	MAX	MIN	
Input voltage	V _{CC} = MIN, I _I = -18 mA	2	2	2	0.7	V
Input voltage	V _{CC} = MIN, I _{OH} = -400 μ A	-1.5	-1.5	-1.5	-1.5	V
Input voltage	V _{CC} = MIN, V _{IH} = 2 V	2.5	3.4	2.7	3.4	V
Output voltage	V _{CC} = MIN, V _{IL} = 0.8 V, I _{OL} = 4 mA	0.25	0.4	0.25	0.4	V
Output voltage	V _{CC} = MIN, V _{IL} = 2 V, I _{OL} = 8 mA	0.35	0.5	0.35	0.5	V
Current at	'LS148 inputs 1 thru 7	0.2	0.2	0.2	0.2	mA
Current input voltage	All other inputs	0.1	0.1	0.1	0.1	mA
Current output current	'LS148 inputs 1 thru 7	40	40	40	40	μ A
Current output current	All other inputs	20	20	20	20	μ A
Current output current	'LS148 inputs 1 thru 7	-0.8	-0.8	-0.8	-0.8	mA
Current output current	All other inputs	-0.4	-0.4	-0.4	-0.4	mA
Output current	V _{CC} = MAX	-20	-100	-20	-100	mA
Output current	V _{CC} = MAX, Condition 1	12	20	12	20	mA
Output current	V _{CC} = MAX, Condition 2	10	17	10	17	mA

The SN74LS147, I_{CC} (condition 1) is measured with Input 7 grounded, other inputs and outputs open; I_{CC} (condition 2) is measured with Inputs 7 and E_I grounded, other inputs and outputs open. For 'LS148, I_{CC} (condition 1) is measured with Inputs 7 and E_I grounded, other inputs and outputs open. I_{CC} (condition 2) is measured with all inputs and outputs open. When current is measured as MIN or MAX, use the appropriate value specified under recommended operating conditions. The output should be shorted at a time.

SN74LS147 switching characteristics, V_{CC} = 5 V, T_A = 25°C

INPUT	FROM (INPUT)	TO (OUTPUT)	WAVEFORM	TEST CONDITIONS	MIN	TYP	MAX	UNIT
E _I	Any	Any	In-phase output	C _L = 15 pF, R _L = 2 k Ω , See Note 4	12	18	ns	
	Any	Any	Out-of-phase output		12	18	ns	
V _{CC}	Any	Any	Out-of-phase output	C _L = 15 pF, R _L = 2 k Ω , See Note 4	21	33	ns	
	Any	Any	In-phase output		15	23	ns	

SN74LS148 switching characteristics, V_{CC} = 5 V, T_A = 25°C

INPUT	FROM (INPUT)	TO (OUTPUT)	WAVEFORM	TEST CONDITIONS	MIN	TYP	MAX	UNIT
E _I	0 thru 7	A0, A1, or A2	In-phase output	C _L = 15 pF, R _L = 2 k Ω , See Note 6	14	18	ns	
	0 thru 7	A0, A1, or A2	Out-of-phase output		15	25	ns	
	0 thru 7	E0	Out-of-phase output		20	36	ns	
	0 thru 7	GS	In-phase output		16	29	ns	
	EI	A0, A1, or A2	In-phase output		7	18	ns	
	EI	GS	In-phase output		25	40	ns	
	EI	E0	In-phase output		35	55	ns	
	EI	GS	In-phase output		9	21	ns	

The following times are typical values for the time required for a low-to-high-level output transition and the time required for a high-to-low-level output transition. The timing waveforms and waveforms are shown on page 3-11.

TEXAS INSTRUMENTS

INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

- Package Options Include Plastic and Ceramic DIPs
- Dependable Texas Instruments Quality and Reliability


SN5473, SN54H73, SN54L73A ... J OR W PACKAGE
 SN54L73 ... J PACKAGE
 SN7473, SN74H73 ... J OR N PACKAGE
 SN74LS73A ... D, J OR N PACKAGE
 (TOP VIEW)

description

The '73, 'H73, and 'L73 contain two independent J-K flip-flops with individual J-K, clock, and direct clear inputs. The '73, 'H73, and 'L73 are positive pulse triggered flip flops. J-K input is loaded into the master while the clock is high and transferred to the slave on the high to low transition. For these devices the J and K inputs must be stable while the clock is high.

The 'LS73A contain two independent negative edge-triggered flip flops. The J and K inputs must be stable one setup time prior to the high to low clock transition for predictable operation. When the clear is low, it overrides the clock and data inputs forcing the Q output low and the \bar{Q} output high.

The SN5473, SN54H73, SN54L73, and the SN54LS73A are characterized for operation over the full military temperature range of -55°C to 125°C. The SN7473, SN74H73, and the SN74LS73A are characterized for operation from 0°C to 70°C.



'73, 'H73, 'L73
FUNCTION TABLE

INPUTS				OUTPUTS	
CLR	CLK	J	K	Q	\bar{Q}
L	X	X	X	I	H
H	JL	L	L	Q ₀	\bar{Q}_0
H	JL	H	L	H	I
H	JL	I	H	I	H
H	JL	H	H	TOGGLE	

'LS73A
FUNCTION TABLE

INPUTS				OUTPUTS	
CLR	CLK	J	K	Q	\bar{Q}
L	X	X	X	L	H
H	I	L	L	Q ₀	\bar{Q}_0
H	I	H	L	H	L
H	I	I	H	I	H
H	I	H	H	TOGGLE	
H	H	X	X	Q ₀	\bar{Q}_0

FOR CHIP CARRIER INFORMATION,
 CONTACT THE FACTORY


TEXAS
 INSTRUMENTS

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265


**TYPES SN5473, SN54H73, SN54L73, SN54LS73A,
SN7473, SN74H73, SN74LS73A
DUAL J-K FLIP-FLOPS WITH CLEAR**

logic symbols

'73, 'H73, 'L73



'LS73A




Pin numbers shown on logic notation are for D, J or N packages.


schematics of inputs and outputs

3
TTL DEVICES


'73




TYPICAL OF ALL OUTPUTS



'H73




TYPICAL OF ALL OUTPUTS



**TYPES SN54L73, SN54LS73A, SN74LS73A
DUAL J-K FLIP-FLOPS WITH CLEAR**


schematics of inputs and outputs (continued)



**TYPES SN5473, SN54H73, SN7473, SN74H73
DUAL J-K FLIP-FLOPS WITH CLEAR**

logic diagrams


'73




3

TTL DEVICES

'H73



logic diagrams (continued)



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	15 V
Input voltage, '73, 'H73, 'L73	-0.5 to +15 V
'LS73A	-0.5 to +15 V
Operating free air temperature range: SN54'	-55°C to 125°C
SN74'	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1. Voltage values are with respect to network ground terminal.

T I DEVICES

TYPES SN5473, SN7473
DUAL J-K FLIP-FLOPS WITH CLEAR

recommended operating conditions

			SN5473	SN7473		
	MIN	NOM	MAX	MIN	NOM	MAX
V _{CC} Supply voltage	4.5	5	5.5	4.75	5	5.25
V _{IH} High-level input voltage		2			2	
V _{IL} Low-level input voltage			0.8			0.8
I _{OH} High-level output current			-0.4			0.4
I _{OL} Low-level output current			16			16
t _w Pulse duration	CLK high	20		20		
	CLK low	47		47		
	CLR low	25		25		
t _{su} Input setup time before CLK t		0		0		
t _h Input hold time data after CLK t		0		0		
T _A Operating free air temperature	-65		125	0		70

electrical characteristics over recommended operating free-air temperature range (unless otherwise no

PARAMETER	TEST CONDITIONS ¹		SN5473			SN7473		
	MIN	TYP ²	MAX	MIN	TYP ²	MAX	MIN	TYP ²
V _{IK}	V _{CC} = MIN, I _I = 12 mA					-1.5		-1.5
V _{OHI}	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -0.4 mA			2.4	3.4		2.4	3.4
V _{OLO}	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 16 mA			0.2	0.4		0.2	0.4
I _I	V _{CC} = MAX, V _I = 5.5 V				1			1
I _{II}	J or K	V _{CC} = MAX, V _I = 2.4 V			40			40
	CLR or CLK				80			80
					-1.6			-1.6
I _{IL}	J or K	V _{CC} = MAX, V _I = 0.4 V			-3.2			-3.2
	CLR				-3.2			-3.2
	CLK				-3.2			-3.2
I _{OS}	V _{CC} = MAX			-20	-57		-18	-57
I _{CC}	V _{CC} = MAX, See Note 2			10	20		10	20

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25°C

\$ Not more than one output should be shorted at a time.

NOTE 2 With all outputs open, I_{CC} is measured with the Q and Q outputs high in sum.

At the time of measurement, the clock input is grounded.

switching characteristics, V_{CC} = 5 V, T_A = 25°C (see note 3)

PARAMETERS	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS			MIN	TYP	MAX
			R _L = 400 Ω	C _L = 15 pF				
t _{max}						15	20	--
t _{PLH}	CLR	Q				16	25	
t _{PHL}		Q				25	40	
t _{PLH}	CLK	Q or Q				16	25	
t _{PHL}						25	40	

Y_{max} maximum clock frequency, t_{PLH} propagation delay time, low-to-high-level output; t_{PHL} propagation delay time, high-to-low-level output.

NOTE 3: See General Information Section for load circuits and voltage waveforms.

TYPES SN54H73, SN74H73
DUAL J-K FLIP-FLOPS WITH CLEAR

recommended operating conditions

		SN54H73			SN74H73			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V _{CC}	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
V _{IH}	High-level input voltage	-	2	-	2	-	-	V
V _{IL}	Low-level input voltage	-	-	0.8	-	0.8	-	V
I _{OH}	High-level output current	-	-	0.5	-	0.5	-	mA
I _{OL}	Low-level output current	-	-	20	-	20	-	mA
t _w	Pulse duration	CLK high	12	-	12	-	-	
		CLK low	28	-	28	-	-	ns
t _{su}	Input setup time before CLK	CLR low	16	-	16	-	-	
t _{sh}	Input hold time, data after CLK	High-level data	0	-	0	-	-	ns
t _A	Operating free-air temperature	Low-level data	0	-	0	-	-	°C
		-55	125	0	0	70	0	

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹		SN54H73			SN74H73			UNIT
	MIN	MAX	MIN	TYP ²	MAX	MIN	TYP ²	MAX	
V _{IK}	V _{CC} : MIN.	I _I : 8 mA	-	-	1.5	-	-	1.5	V
V _{OHI}	V _{CC} : MIN.	V _{IH} : 2 V	V _{IL} : 0.8 V	2.4	3.4	2.4	3.4	-	
V _{OCL}	V _{CC} : MIN.	V _{IH} : 2 V	V _{IL} : 0.8 V	-	0.2	0.4	-	0.2	V
I _I	V _{CC} : MAX.	V _I : 5.5 V	-	-	1	-	-	1	mA
I _{II}	J, K, or CLK	V _{CC} : MAX.	V _I : 2.4 V	-	50	-	-	50	μA
	CLR	-	-	-	100	-	-	100	μA
I _{IL}	J, K, or CLK	V _{CC} : MAX.	V _I : 0.4 V	-	2	-	-	2	mA
	CLR	-	-	-	4	-	-	4	mA
I _{OS}	V _{CC} : MAX.	V _I : 5.5 V	-	40	100	-	-	40	mA
I _{CC}	V _{CC} : MAX.	See Note 2	-	16	25	-	-	16	mA

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25 °C.

³ Not more than one output should be shorted at a time, and the duration of the short circuit should not exceed one second.

NOTE 2 With all outputs open, I_{CC} is measured with the Q and \bar{Q} outputs high in turn. At the time of measurement, the clock input is grounded.

switching characteristics, V_{CC} = 5 V, T_A = 25 °C (see note 3)

PARAMETER	FROM INPUT	TO OUTPUT	TEST CONDITIONS			MIN	TYP	MAX	UNIT
			R _L = 280 Ω	C _L = 25 pF					
t _{max}	-	-	-	-	-	25	30	-	ns
t _{PLH}	Q	Q	-	-	-	6	13	-	ns
t _{PHL}	CLR	Q	-	-	-	12	24	-	ns
t _{PLH}	Q	Q or \bar{Q}	-	-	-	14	21	-	ns
t _{PHL}	CLK	Q or \bar{Q}	-	-	-	22	27	-	ns

NOTE 3: See General Information Section for load circuits and voltage waveforms.

**TEXAS
INSTRUMENTS**
POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPE SN54L73
DUAL J-K FLIP-FLOPS WITH CLEAR

recommended operating conditions

		MIN	NOM	MAX
V _{CC}	Supply voltage	4.5	5	5.5
V _{IH}	High-level input voltage		2	
V _{IL}	Low-level input voltage	Clock input	0.6	
		All other inputs	0.1	
I _{OH}	High-level output current		-0.1	
I _{OL}	Low-level output current		2	
t _w	Pulse duration	CLK high or low	200	
		CLR low	100	
t _{su}	Setup time before CLK t		0	
t _h	Hold time-data after CLK t		0	
T _A	Operating free-air temperature	-55	125	

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹			MIN	TYP	MAX
	V _{CC} = MIN,	V _{IH} = 2 V,	V _{IL} = MAX,			
V _{OL}	V _{CC} = MIN,	V _{IH} = 2 V,	V _{IL} = MAX,	I _{OH} = -0.1 mA	2.4	3.3
I _O	J or K	CLR or CLK	V _{CC} = MAX,	V _I = 6.5 V	0.16	0.3
I _{IH}	J or K	CLR	V _{CC} = MAX,	V _I = 2.4 V	0.1	0.2
I _{IL}	J or K	CLK	V _{CC} = MAX,	V _I = 0.3 V	10	20
I _{OS}	CLR or CLK		V _{CC} = MAX		-200	-100
I _{CC}			V _{CC} = MAX	See Note 2	-0.18	-0.36
			V _{CC} = MAX		-3	-15
			V _{CC} = MAX		0.76	1.44

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25°C.

NOTE 2: With all outputs open, I_{CC} is measured with the Q and \bar{Q} outputs high in turn. At the time of measurement, the clock input is grounded.

switching characteristics, V_{CC} = 5 V, T_A = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS		MIN	TYP	MAX
			R _L = 4 kΩ	C _L = 50 pF			
t _{PLH}	CLR	Q or \bar{Q}			2.5	3	
t _{PHL}	CLR (CLK high)	Q or \bar{Q}			35	75	
	CLR (CLK low)	Q or \bar{Q}			60	150	
t _{PLH}	CLK	Q or \bar{Q}			200		
t _{PHL}					10	35	75
					10	60	150

NOTE 3: See General Information Section for load circuits and voltage waveforms.

**TYPES SN54LS73A, SN74LS73A
DUAL J-K FLIP-FLOPS WITH CLEAR**

recommended operating conditions

		SN54LS73A			SN74LS73A			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V _{CC}	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
V _H	High-level input voltage	2			2			V
V _L	Low-level input voltage				0.7		0.8	V
I _{OH}	High-level output current				-0.4		-0.4	mA
I _{OL}	Low-level output current				4		8	mA
f _{clock}	Clock frequency	0	30	0	0	30	MHz	
t _w	Pulse duration	CLK high	20		20			ns
		CLR low	25		20			
		data high or low	20		20			
t _{fu}	Set up time before CLK I	CLH inactive	20		20			ns
t _h	Hold time-data after CLK I		0		0			ns
T _A	Operating free-air temperature	55	125	0	0	70		C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹		SN54LS73A			SN74LS73A			UNIT
	MIN	TYPE	MAX	MIN	TYPE	MAX			
V _{IK}	V _{CC} = MIN,	I _I = 18 mA				-1.5		-1.5	V
V _{DH}	V _{CC} = MIN,	V _H = 2 V,	V _L = MAX,	2.5	3.4	2.7	3.4	2.7	V
I _{OEH}	I _{OL} = 0.4 mA								
V _{OL}	V _{CC} = MIN,	V _L = MAX,	V _H = 2 V,		0.25	0.4	0.25	0.4	V
	I _{OL} = 4 mA								
	V _{CC} = MIN,	V _L = MAX,	V _H = 2 V,				0.35	0.5	V
	I _{OL} = 8 mA								
I _I	J or K				0.1		0.1		mA
	CLR				0.3		0.3		
	CLK				0.4		0.4		
I _{IH}	J or K				20		20		μA
	CLR				60		60		
	CLK				80		80		
I _{IL}	J or K				-0.4		-0.4		μA
	CLR or CLK				-0.8		0.8		
I _{OS} ²	V _{CC} = MAX,	V _I = 0.4 V							mA
	See Note 4			-20	-100	-20	-100	-100	mA
I _{CC}	V _{CC} = MAX,	See Note 2			4	6	4	6	mA

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25°C.

³ Not more than one output should be shorted at a time, and the duration of the short circuit should not exceed one second.

NOTE 2: With all outputs open, I_{CC} is measured with the D and Q outputs high in turn. At the time of measurement, the clock input is grounded.

NOTE 4: For certain devices where state commutation can be caused by shorting an output to ground, an equivalent test may be performed with V_D = 2.25 V and 2(125 V for the 54 family and the 74 family, respectively, with the minimum and maximum limits reduced to one-half of their stated values.

switching characteristics, V_{CC} = 5 V, T_A = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS			MIN	TYP	MAX	UNIT
			R _L = 2 kΩ	C _L = 15 pF					
I _{max}						30	45		MHz
I _{PLH}	CLR or CLK	Q or \bar{Q}				15	20		ns
I _{PHL}						15	20		ns


NOTE 3: See General Information Section for load circuits and voltage waveforms.

**TEXAS
INSTRUMENTS**

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

ANEXO 2


Diagrama de Bloques de Laboratorio de Idiomas



ANEXO 3


Cálculo de R_o para Etapa de Comutación

Cálculo de R_o :



$$R_o = \frac{V_{cc} - V_{OL}}{I_{IL}} \quad I_{RC} = UL(TTL) \cdot I_{IL}(TTL) + UL(CMOS) \cdot I_{IL}(TTL)$$

Para el caso:



Datos del 7475:

$$V_{OL} = 0.2V$$

$$V_{cc} = 5.0V$$

$$I_{IL} = 3.2mA$$

$$I_{OL} = 8.0mA$$

$$UL(7475) = \frac{I_{OL}}{1.6mA} = \frac{8.0mA}{1.6mA} = 5$$

$$UL(4514) = \frac{I_{IL}}{1.6mA} = \frac{1.0mA}{1.6mA} = 0.625 \approx 1$$

$$I_{RC} = 5 (3.2mA) + 1 (3.2) = 12.8 mA$$

$$R_o = \frac{5 - 0.2}{12.8mA} = 375\Omega$$


Valor comercial 330Ω.

Datos del 4514:

$$I_{IL} = 1.0mA$$

ANEXO 4

Diagramas Circuitales Generales del Laboratorio de Idiomas



DIGERAMA ELECTRÓNICA DE TABLA CONTRALORIA DE INSTRUCTOR	
PRESENTADO POR:	ROQUE MURILLO
JOSÉ ULISES GARCÍA ROJAS	DE
JOSÉ EMILO VAREGAS FONSECA	1992